EDA技术复习资料3
EDA复习资料要点全
.-主要知识点1、从执行方式看VHDL的描述语句包括那些描述语句？用VHDL语言进行设计时，按描述语句的执行顺序进行分类，可将VHDL语句分为顺序执行语句（Sequential）和并行执行语句（Parallel）。
2、目前流行的硬件描述语言有那些？常用的硬件描述语言有ABEL-HDL AHDL.VHDL和Verilog-HDL.而VHDL和Verilog-HDL是当前最流行的并成为IEEE标准的硬件描述语言。
3、MAX+PLUS2中各种文件的扩展名有哪些？*.vhd *.sym *.gdf *.scf4、基于MAX+PLUS2的设计流程设计输入、编译处理、验证（包括功能仿真、时序仿真、和定时分析）和器件编程5、目前较流行的EDA设计软件有那些？ALTERA公司： MAX+PLUS IIQUARTUS II（全新的EDA软件，正在逐步替代 MAX+PLUS) LATTICE莱迪思公司： isp EXPERT SYSTEMisp DesignExpert SYSTEM XILINX西林公司： FOUNDATIONISE（全新的EDA软件，正在逐步替代FOUNDATION）6、可编程逻辑器件的分类？按照变成工艺分哪些类？SPLD 简单可编程逻辑器件CPLD 复杂可编程逻辑器件FPGA 现场可编程门阵列ISP 在系统（线）可编程逻辑器件按编程工艺分为：熔丝开关（一次可编程，要求大电流）可编程低阻电路元件（多次编程，要求中电压）EPROM型（紫外线擦除电可编程逻辑器件）E PROM型（电可擦写编程器件）基于SRAM的编程元件7、VHDL程序设计中常用的库有那些？哪些库是显式（默认打开的）的，哪些是隐式的？P159VHDL程序设计的常用库：IEEE库、STD库、WORK库、VITAL 库、用户定义库。
显示库：IEEE库用户定义库 VITAL库隐式库：、STD库、WORK库8、程序包由那两部分组成？分别有什么作用？ P161程序包由两部分组成：程序包首和程序包体，程序包首为程序包定义接口，声明包中的类型、元件、函数和子程序。
《EDA技术基础》复习资料学习资料
EDA 技术基础》复习资料EDA复习资料《EDA技术基础》题库及参考答案（试用版）目录EDA复习资料 (I)一、填空题 (1)二、单选题 (4)三、简答题 (13)四、应用题 (14)五、V HDL程序填空： (16)一、填空题1. 现代电子技术经历了CAD 、CAE 和EDA三个主要的发展阶段。
2. EDA技术包括大规模可编程器件、硬件描述语言HDL 、EDA工具软件和实验开发系统四大要素。
3. EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形式。
4. 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL 和Verilog HDL 。
仿真是一种对所设计电路进行间接检测的方法，包括_功能仿真和_时序仿真。
5. 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电路设计开始，然后在高层次的设计中逐级调用低层次的设计结果，直至实现系统电路的设计。
6. 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块独立存在和独立运行。
7. 可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。
8. ___________________________________________________________________________________ PLD (FPGA、CLPD )种类繁多，特点各异。
共同之处包括的三大部分是逻辑块阵列、输入___________________ / 输出块和互连资源。
9. FPGA两类配置下载方式是主动配置方式和被动配置方式。
10. Quartus II是EDA器件制造商A ltera公司自己开发的EDA工具软件。
11. Quartus II工具软件安装成功后、第一次运行前，还必授权。
12. Quartus II支持原理图、文本和波形等不同的编辑方式。
13. 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的工程目录(文件夹) 。
EDA复习资料
第1章1.EDA技术：2.①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）3.EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件4.FPGA和CPLD开发效率高，成本低，可编程5.EDA是微电子技术和现代电子设计技术的结合6.EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代7.利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现8.掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC9.FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。
10.H DL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）11.综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程12.传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。
13.自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成14.E DA仿真：时序仿真、功能仿真15.E da开发流程；原理图/HDL 文本输入→功能仿真→综合→适配→编程下载→硬件测试16.标准单元法必须预建完善的版图单元库，库中包括以物理版图级表达的各种电路元件和电路模块“标准单元”17.常用的HDL仿真器有ModelSim、Active HDL，VCS，NC-Sim18.I P(自主知识产权核)分类：①软IP（用硬件描述语言描述的功能块）②固IP（完成了综合的功能块）③硬IP（提供设计的最终阶段产品：掩模）19.I P内涵：①必须是为了易于重用而按嵌入式应用专门设计的②必须实现IP模块的优化设计20.优化的目标：芯片的面积最小，运算速度最快，功率消耗最低，工艺容差最大21.E DA工具：设计输入编辑器、仿真器、HDL综合器、适配器、下载器22.设计输入：①图形输入（原理图输入、状态图、波形图输入）②HDL文本输入ASIC设计流程：系统规格说明→系统划分→逻辑设计与综合→综合后仿真→版图设计→版图验证→参数提取后仿真→制版和流片→芯片测试。
《EDA技术基础》复习资料.pdf
Diagram/Schematic File ).__方法，设计文件的扩展名是__ .bdf_______。
15．无论何种设计环境，VHDL 设计文件都__ .vhd_______的扩展名保存，而 Verilog HDL 设计文
件应以__ .v_______的扩展名保存。
16． 设计文件输入结束后一定要通过 编译（Compiler） ，检查设计文件是否正确。
1
学海无涯
____逻辑功能 ，它由 VHDL 语句构成，是外界看不到的部分。 27．VHDL 的普通标识符（或称“短标识符”）必须以 字母开头 ，后跟若干字母、数字或单
个下划线构成，且不能以 下划线 结束。 28．在 VHDL 中最常用的库是 IEEE 标准库，最常用的程序包是_ （STD_LOGIC_1164）___。 29．在 VHDL 的端口声明语句中，端口方向关键字包括_ IN _、_OUT _、__INOUT __和
I
学海无涯
一、填空题
1． 现代电子技术经历了 CAD 、 CAE 和 EDA 三个主要的发展阶段。
2． EDA 技术包括 大规模可编程器件 、 硬件描述语言 HDL 、 EDA 工具软件
和 实验开发系统 四大要素。
3． EDA 的设计输入主要包括
文本输入方式 、 图形输入方式
和 波形输入方式
三种形式。
出块和互连资源。
9． FPGA 两类配置下载方式是主动配置方式 和被动配置方式 。
10． Quartus II 是 EDA 器件制造商Ａltera 公司自己开发的___EDA 工具___软件。
11． Quartus II 工具软件安装成功后、第一次运行前，还必 授权 。
12．Quartus II 支持 原理图 、__文本 和 波形 等不同的编辑方式。
EDA复习资料
EDA复习基础知识要点1.EDA的概念EDA（电子设计自动化）是现代电子设计技术的核心。
EDA就是依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成逻辑编译、化简、分割、综合优化仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子线路的功能。
2.EDA的发展阶段CAD是EDA技术发展的早期阶段，此阶段仅仅使用计算机进行辅助绘图工作。
CAE是在CAD的工具逐步完善的基础上发展起来的，它开始用计算机将许多单点工具集成在一起使用。
20世纪90年代电子技术的飞速发展促使现在的EDA技术的形成。
出现了EDA设计的概念，并发展至今天。
3.EDA设计流程①设计准备②设计输入③设计处理④设计校验⑤器件编程⑥器件验证4.设计输入的三种方式①原理图方式②文本输入方式③波形输入方式5.设计处理的步骤①设计编译和检查（信号线有无漏接，信号有无双重来源，关键词有无错误）②优化设计和综合③适配和分割④布局和布线⑤生成编程数据文件6.常用对应的后缀名①原理图文件.bdf②VHDL语言文件.vhd③Verilog HDL文件.v④仿真波形文件.vwf7.可编程逻辑器件的分类①按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。
LDPLD 通常是指早期发展起来的、集成密度小于1000门/片左右的PLD如ROM、PLA、PAL和GAL等。
HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于1000门/片。
如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。
EDA历年重点复习资料
1.1EDA技术是以计算机为工作平台，以相关的EDA开发软件为工具，以大规模可编程逻辑器件包括CPLD、FPGA、EPLD等）为设计载体，以硬件描述语言HDL（Hardware Description Language）为系统逻辑描述的主要表达方式，自动完成系统算法，电路设计，最终形成电子系统或专用集成芯片的一门新技术。
1.2EDA技术研究的对象是电路或系统芯片设计的过程，可分为系统级、电路级和物理级三个层次。
EDA设计领域和内容，包括从低频、高频到微波，从线性到非线性，从模拟到数字，从可编程逻辑器件通用集成电路到专用集成电路的电子自动化设计。
1.3一般认为EDA技术的发展经历了3个阶段：计算机辅助设计（CAD）、计算机辅助工程（CAE）、电子系统设计自动化（EDA）。
1.4名词解释：1）IC是英文Integrated Circuit的缩写，就是集成电路的意思。
是一种微型电子器件或部件。
采用一定的工艺，把实现一定功能的电路，所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。
2）ASIC（Application Specific ntergrated Circuits）：即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
3）FPGA现场可编程门阵列和CPLD复杂可编程逻辑器件：它是在PAL、GAL、PLD 等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
是目前较为流行的一种EDA设计技术。
4) IP核：是具有知识产权的集成电路设计技术，是指那些己经过验证的、可重利用的、具有某种确定功能的集成电路设计模块。
分为软IP (soft IP core )、固IP (firm IP core)和硬IP (hard IP core )。
EDA复习要点
第1章 EDA技术概述1. EDA：EDA(Electronic Design Automation)电子设计自动化，EDA技术依赖于强大的计算机，在EDA工具软件平台上，对以HDL(Hardware Description Language--硬件描述语言)为系统逻辑描述手段完成的设计文件，自动完成逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试等项功能，直至实现既定性能的电子线路系统功能。
2. EDA的设计输入有：图形输入方式：原理图输入，状态图输入；HDL文本输入：VHDL，Verilog3. 常用缩写FPGA(Field Programable Gate Araay)CPLD(Complex Programmable Logic Device)ASIC(Application Specific Interated Circuit)SOC(System on a Chip)SOPC(System-on-a-Programmable-Chip)HDL(Hardware Description Language)IP(Intellectual Property)CAD(Computer Aided Design)CAM(Computer Aided Manufacturing)CAT(Computer Aided Test)CAE(Computer Aided Engineering)CAA(Computer Aided Analysis)4．综合(Synthesis)：将用行为和功能层次表达的系统转换成低层次的便于具体实现的模块组合装配过程。
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
5．适配：适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。
EDA技术期末考试复习资料
EDA技术期末考试复习资料EDA技术期末考试复习资料什么是EDA？本意：Electronic Design Automation在教材中“EDA”是指依赖于功能强⼤的计算机，在EDA⼯具软件平台上，对以硬件描叙语⾔HDL为系统逻辑描述⼿段完成的设计⽂件，⾃动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线），以及逻辑优化和仿真测试，直⾄实现既定的电⼦线路系统功能。
EDA技术的实现⽬标：完成专⽤集成电路ASIC的设计和实现（这种说法太⽚⾯）实现ASIC的三种途径：可编程逻辑器件CPLD、FPGA 半定制或全定制ASIC、混合ASIC 常⽤硬件描述语⾔(HDL)：VHDL Verilog HDL System Verilog System CVerilogHDL与VHDL的⽐较：VHDL来源于古⽼的Ada语⾔，VerilogHDL来源于C语⾔，VerilogHDL受到⼀线⼯作的⼯程师的青睐。
90%以上的公司采⽤verilogHDL进⾏IC设计，ASIC设计必须学习VerilogHDL,VerilogHDL 在⼯业界通⽤些，VHDL在⼤学教学中使⽤较多VerilogHDL在系统级抽象⽅⾯⽐VHDL差⼀些，在门级开关电路描叙⽅⾯VerilogHDL⽐VHDL强很多VHDL⽐较严谨，VerilogHDL格式要求宽松些集成电路设计的层次：综合（synthesis)将⽤⾏为和功能层次表达的电⼦系统转换为低层次的便于具体实现的模块组合装配的过程。
（是从外⽂翻过来的别扭的句⼦）从算法表⽰转换到寄存器传输级，即⾏为综合从RTL级表⽰转换到逻辑门的表⽰，即逻辑综合从逻辑门表⽰转换为版图表⽰，即版图综合或结构综合功能仿真和时序仿真：1.功能仿真：是直接对VHDL、原理图描述或其他描述形式的逻辑功能进⾏测试模拟，以了解其实现的功能是否满⾜原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。
2.时序仿真：就是接近真实器件运⾏特性的仿真，仿真⽂件中⼰包含了器件硬件特性参数，因⽽，仿真精度⾼。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题1、在执行MAX+PLUSⅡ的 D 命令，可以精确分析设计电路输入与输出波形间的延时量。
A .Create default symbol B. SimulatorC. compilerD.Timing Analyzer2、VHDL常用的库是 AA. IEEEB.STDC. WORKD. PACKAGE3、下面既是并行语句又是串行语句的是 CA.变量赋值B.信号赋值C.PROCESS语句D.WHEN…ELSE语句4、在VHDL中，用语句 D 表示clock的下降沿。
A. clock‟EVENTB. clock‟EVENT AND clock=‟1‟C. clock=‟0‟D. clock‟EVENT AND clock=‟0‟1. 一个项目的输入输出端口是定义在 A 。
A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。
A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是 A 。
A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。
A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。
A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。
A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。
A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。
A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。
A. 实体中中任何位置B. 实体中特定位置C.结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 D 。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。
A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。
A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别16. 变量和信号的描述正确的是 B 。
A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别17. 关于VHDL数据类型，正确的是 D 。
A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算D. 运算与数据类型无关18. 下面数据中属于实数的是 A 。
A. 4.2B. 3C. …1‟D. “11011”19. 下面数据中属于位矢量的是 D 。
A. 4.2B. 3C. …1‟D. “11011”20. 关于VHDL数据类型，正确的是。
A. 用户不能定义子类型B. 用户可以定义子类型C. 用户可以定义任何类型的数据D. 前面三个答案都是错误的21. 可以不必声明而直接引用的数据类型是 C 。
A. STD_LOGICB. STD_LOGIC_VECTORC. BITD. 前面三个答案都是错误的22. STD_LOGIG_1164中定义的高阻是字符 D 。
A. XB. xC. zD. Z23. STD_LOGIG_1164中字符H定义的是 A 。
A. 弱信号1B. 弱信号0C. 没有这个定义D. 初始值24. 使用STD_LOGIG_1164使用的数据类型时 B 。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明25. 关于转化函数正确的说法是 B 。
A. 任何数据类型都可以通过转化函数相互转化B. 只有特定类型的数据类型可以转化C. 任何数据类型都不能转化D. 前面说法都是错误的26. VHDL运算符优先级的说法正确的是 C 。
A. 逻辑运算的优先级最高B. 关系运算的优先级最高C. 逻辑运算的优先级最低D. 关系运算的优先级最低27. VHDL运算符优先级的说法正确的是 A 。
A. NOT的优先级最高B. AND和NOT属于同一个优先级C. NOT的优先级最低D. 前面的说法都是错误的28. VHDL运算符优先级的说法正确的是 D 。
A. 括号不能改变优先级B. 不能使用括号C. 括号的优先级最低D. 括号可以改变优先级29. 如果a=1,b=0，则逻辑表达式（a AND b）OR（NOT b AND a）的值是 B 。
A. 0B. 1C. 2D. 不确定30. 关于关系运算符的说法正确的是 C 。
A. 不能进行关系运算B. 关系运算和数据类型无关C. 关系运算数据类型要相同D. 前面的说法都错误31. 转换函数TO_BITVECTOR(A)的功能是 A 。
A. 将STDLOGIC_VECTOR转换为BIT_VECTORB. 将REAL转换为BIT_VECTORC. 将TIME转换为BIT_VECTORD. 前面的说法都错误32. VHDL中顺序语句放置位置说法正确的是 D 。
A.可以放在进程语句中B. 可以放在子程序中C. 不能放在任意位置D. 前面的说法都正确33. 不属于顺序语句的是 B 。
A. IF语句B. LOOP语句C. PROCESS语句D. CASE语句34. 正确给变量X赋值的语句是 B 。
A. X<=A+B;B. X:=A+b;C. X=A+B;D. 前面的都不正确35. EDA的中文含义是 A 。
A. 电子设计自动化B. 计算机辅助计算C. 计算机辅助教学D. 计算机辅助制造36. 可编程逻辑器件的英文简称是 D 。
A. FPGA B. PLA C. PAL D. PLD37. 现场可编程门阵列的英文简称是 A 。
A. FPGA B. PLA C. PAL D. PLD38. 基于下面技术的PLD器件中允许编程次数最多的是 B 。
A. FLASHB. EEROMC. SRAMD. PROM39. 在EDA中，ISP的中文含义是 B 。
A. 网络供应商B. 在线系统编程C. 没有特定意义D. 使用编程器烧写PLD芯片40. 在EDA中，IP的中文含义是 D 。
A. 网络供应商B. 在线系统编程C. 没有特定意义D. 知识产权核41. EPF10K20TC144-4具有多少个管脚 A 。
A. 144个B. 84个C. 15个D. 不确定43. 如果a=1,b=1，则逻辑表达式（a XOR b）OR（NOT b AND a）的值是 A 。
A. 0B. 1C. 2D. 不确定45. VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaration must have …；‟，but found begin instead.其错误原因是 A 。
A. 信号声明缺少分号。
B. 错将设计文件存入了根目录，并将其设定成工程。
C. 设计文件的文件名与实体名不一致。
D. 程序中缺少关键词。
46. VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: choice value length must match selector expression value length 其错误原因是 A 。
A. 表达式宽度不匹配。
B. 错将设计文件存入了根目录，并将其设定成工程。
C. 设计文件的文件名与实体名不一致。
D. 程序中缺少关键词。
47. MAX+PLUSII的设计文件不能直接保存在 B 。
A．硬盘 B. 根目录 C. 文件夹 D. 工程目录48. MAXPLUSII是哪个公司的软件 A 。
A. ALTERAB. A TMELC. LATTICED. XILINX49. MAXPLUSII不支持的输入方式是 D 。
A. 文本输入B. 原理图输入C. 波形输入D. 矢量输入50. MAXPLUSII中原理图的后缀是 B 。
A. DOCB. GDFC. BMPD. JIF51. 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。
D 。
A.idata <= “00001111”;B.idata <= b”0000_1111”;C.idata <= X”AB”D. idata <= B”21”;52. 在VHDL语言中，下列对时钟边沿检测描述中，错误的是 D 。
A.if clk‟event and clk = …1‟ thenB.if falling_edge(clk) thenC.if clk‟event and clk = …0‟ thenD.if clk‟stable and not clk = …1‟ then54. 在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0 to 127，下面哪个赋值语句是正确的。
C 。
A.idata := 32;B.idata <= 16#A0#;C.idata <= 16#7#E1;D.idata := B#1010#;55. 下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A 。
A.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试B.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试；C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试56. 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是 A 。
A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。
B.敏感信号参数表中，应列出进程中使用的所有输入信号；C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D.当前进程中声明的信号也可用于其他进程。
57. 对于信号和变量的说法，哪一个是不正确的： A 。