电子设计自动化EDA技术实验三报告模板-8线-3线优先编码器设计[1]
电子设计自动化(EDA)实验指导书
实验指导书院系：机电工程学院专业：电子信息工程课程：电子设计自动化（EDA）编者：范有机目录实验一多路选择器的设计 (1)实验二 D触发器和锁存器的设计 (2)实验三 8位全加器 (3)实验四正弦信号发生器设计 (4)实验五序列检测器的设计 (5)实验六乐曲硬件演奏电路设计 (7)实验一多路选择器的设计一、实验目的：1、熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。
二、实验内容：1、根据教材4.1节的流程，利用QuartusII完成4选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。
2、在开发板上硬件测试，验证此设计的功能。
对于引脚锁定以及硬件下载测试。
输出信号接发光二极管。
最后进行编译、下载和硬件测试实验。
3、对VHDL不同描述方式的4选1多路选择器进行硬件实验，比较他们的特性。
三、实验原理与方法：选择器用于数字信息切换，4选1可用于4路信号的切换，它有4个信号输入端，2个信号选择输入端，1个信号输出端，选择信号的状态不同时，就可以使4路输入信号中的1路与输出信号端接通。
输入端可选用开关或按钮，输出连接LED以方便直观显示。
四、实验条件：1、 PC机1台2、 QuartusII系统3、开发板1块五、实验步骤：按教材4.1节的流程并参考老师教学演示的相关内容。
六、实验注意事项：所有实验数据放入一个文件夹内，并且不要把文件夹放在系统盘上，实验结束后备份好实验数据，以备教师随时查阅。
七、实验报告要求：根据以上实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
实验二D触发器和锁存器的设计一、实验目的：1、进一步熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。
二、实验内容：1、根据实验一的步骤，设计触发器(使用教材例3-8)，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
eda技术实验报告
eda技术实验报告EDA技术实验报告引言EDA（Electronic Design Automation）技术是电子设计自动化的缩写，是现代电子设计中不可或缺的一环。
它通过计算机辅助设计，提高了电路设计的效率和质量。
本文将介绍EDA技术的背景、应用和实验结果。
背景随着电子产品的不断发展，电路设计变得越来越复杂，传统的手工设计已经无法满足需求。
EDA技术的出现填补了这一空白。
它利用计算机的强大计算能力和算法，帮助设计师完成电路设计、仿真、布局和验证等工作。
应用1. 电路设计EDA技术的核心应用是电路设计。
通过EDA工具，设计师可以绘制电路图、选择器件、进行参数设置等。
EDA工具还可以自动进行电路优化，提高电路性能。
2. 仿真验证在电路设计完成后，需要对电路进行仿真验证。
EDA技术可以提供准确的仿真结果，帮助设计师分析电路的性能和稳定性。
仿真验证可以帮助设计师发现潜在的问题，提前解决。
3. 物理布局物理布局是将电路逻辑转化为实际的物理结构。
EDA技术可以自动进行物理布局，优化电路的面积和功耗。
物理布局的好坏直接影响到电路的性能和可靠性。
4. 电路验证在电路设计完成后，需要进行电路验证，确保电路的正确性和可靠性。
EDA技术可以自动进行电路验证，提供准确的验证结果。
电路验证可以帮助设计师发现设计缺陷，提高电路的可靠性。
实验设计在本次实验中，我们选择了一款EDA工具进行实验。
首先，我们设计了一个简单的数字电路，包括与门和或门。
然后，利用EDA工具进行电路仿真和优化。
最后，对电路进行物理布局和验证。
实验结果通过实验，我们得到了以下结果：1. 仿真结果显示，设计的数字电路在不同输入条件下均能正确输出结果，验证了电路的正确性。
2. 通过优化算法，我们成功提高了电路的性能，减少了功耗和面积。
3. 物理布局结果显示，电路的布局紧凑，满足了设计要求。
4. 电路验证结果显示，电路的功能和性能均符合设计要求，验证了电路的可靠性。
电子设计自动化eda实验指导书样本
电子设计自动化（EDA）实验指引书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗可编程逻辑器件不断推出，使得专用集成电路（ASIC）生产商感受到空前竞争压力。
另一方面，浮现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路设计效率，使更低成本、更短周期复杂数字系统开发成为也许。
于是一场ASIC 与FPGA/CPLD之争在所难免。
然而PLD器件具备先天竞争优势，那就是可以重复编程，在线调试。
EDA技术正是这场较劲推动引擎之一。
普通来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目的器件，以电子系统设计为应用方向电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选取目的器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大某些工作由EDA软件完毕。
全球许多知名可编程器件提供商都推出了自己集成开发工具软件，如Altera公司MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司Foundation 、ISE软件，Lattice公司ispExpert 软件，Actel公司Libero软件等。
这些软件推出，极大地增进了集算法设计、芯片编程、电路板设计于一体EDA技术发展。
此外，在以SOC芯片为目的器件电子系统设计规定下，可编程器件内部开始集成高速解决器硬核、解决器软核、DSP模块、大量存储资源、高速串行收发模块、系统时钟管理器、多原则I/O接口模块，亦使得设计者更加得心应手，新一轮数字革命由此引起。
EDA技术是一门实践性很强学科，要培养出具备竞争力一流IC 设计人才，动手能力是核心。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板灵活构造，可以便进行基于不同PLD芯片实验开发，并易于升级，符合当前高校在此方面对人才培养规定。
《EDA技术》实验报告模板2015
《EDA技术》课程实验报告姓名：学号：班级：同组者：指导教师：许慧燕信息科学与工程学院2015-2016学年第一学期《EDA技术》课程实验报告学生姓名：所在班级：指导教师：许慧燕老师记分及评价：一、实验名称实验1-3：简单数字电子钟的设计（原理图输入设计方法）二、任务及要求【基本部分】1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
要求具备使能功能和异步清零功能，设计完成后封装成一个元件。
2、同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。
要求具备使能功能和异步清零功能，设计完成后封装成一个元件。
3、利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和异步清零功能。
4、由于实验箱数码管采用的动态扫描方式，本实验暂时只要求仿真，硬件验证到实验7再完成。
【发挥部分】1、思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。
2、如何实现电子钟时分秒连续可调的功能？三、原理图四、仿真及结果分析五、小结《EDA技术》课程实验报告学生姓名：所在班级：指导教师：许慧燕老师记分及评价：一、实验名称实验4：3-8译码器的设计二、任务及要求【基本部分】1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成3-8译码器的设计并进行时序仿真。
2、设计完成后生成一个元件，以供更高层次的设计调用。
3、实验箱上进行验证。
【发挥部分】设计4-8译码器，完成仿真并封装成一个元件；新建原理图，调用一片74161和所设计的4-8译码器，完成具有16种花样的循环LED灯控制器的设计，并在实验箱上进行验证。
三、实验程序四、仿真及结果分析五、硬件验证1、引脚锁定情况表：六、小结学生姓名：所在班级：指导教师：许慧燕老师记分及评价：一、实验名称实验5：7段LED显示译码器的设计二、任务及要求1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成7段LED显示译码器的设计并进行时序仿真。
电子设计自动化实习报告
一、实习目的本次电子设计自动化实习旨在使我深入了解电子设计自动化（EDA）的基本原理、设计流程和实际应用，培养我的实际操作能力和团队协作精神。
通过实习，我将学习使用EDA软件进行电路设计，掌握电子电路的仿真与验证方法，提高我的电子设计水平。
二、实习时间与地点实习时间：2021年6月1日至2021年6月30日实习地点：XX电子科技有限公司三、实习内容1. EDA软件学习实习期间，我学习了Altium Designer、Multisim等EDA软件的基本操作。
通过学习，我掌握了电路原理图绘制、PCB设计、电路仿真等功能。
以下是我使用Altium Designer完成的一个简单电路设计案例。
（1）电路原理图绘制首先，我根据设计要求，在Altium Designer中绘制了电路原理图。
原理图包括电源模块、信号处理模块和输出模块。
我按照设计要求，添加了各个模块的元件，并设置了元件参数。
（2）PCB设计接着，我将原理图导入到PCB设计模块，进行PCB布局和布线。
我按照设计要求，合理分配元件位置，确保信号完整性。
在布线过程中，我遵循最小走线长度、最小拐角等原则，提高了电路性能。
（3）电路仿真完成PCB设计后，我使用Multisim软件对电路进行仿真。
通过仿真，我验证了电路设计的正确性，并对电路性能进行了优化。
2. 团队协作在实习过程中，我与其他实习生组成团队，共同完成了一个电子设计项目。
我们分工明确，互相配合，共同完成了项目的设计、仿真和调试。
3. 实际应用在实习期间，我参与了公司的一个实际项目。
该项目涉及电路设计、PCB制作和调试。
我负责电路设计部分，按照项目要求，完成了电路原理图绘制、PCB设计和仿真。
在项目过程中，我学习了如何将理论知识应用到实际项目中，提高了我的实际操作能力。
四、实习收获1. 理论知识与实践相结合通过实习，我将所学的理论知识与实际操作相结合，提高了我的电子设计水平。
2. 团队协作能力在实习过程中，我学会了与他人沟通、协作，提高了我的团队协作能力。
EDA技术实验报告完整版
福建农林大学金山学院信息工程类实验报告课程名称：EDA技术姓名：邱彬彬系：信息与机电工程系专业：电子信息工程专业年级：2010级学号：100201079指导教师：蔡剑卿职称：讲师2013年05月03日实验项目列表福建农林大学金山学院信息工程类实验报告系：信息与机电工程系专业：电子信息工程年级： 2010级姓名：邱彬彬学号： 100201079 实验课程： EDA技术实验室号：__田实405 实验设备号： 2B 实验时间： 2013年4月13日指导教师签字：成绩：实验一Quartus II 9.0软件的使用1．实验目的和要求本实验为验证性实验，其目的是熟悉Quartus II 9.0软件的使用，学会利用Quartus II 9.0软件来完成整个EDA开发的流程。
2．实验原理利用VHDL完成电路设计后，必须借助EDA工具中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理后，才能使此项设计在FPGA上完成硬件实现，并得到硬件测试，从而使VHDL设计得到最终的验证。
Quartus II是Altera提供的FPGA/CPLD开发集成环境，包括模块化的编译器，能满足各种特定设计的需要，同时也支持第三方的仿真工具。
3．主要仪器设备（实验用的软硬件环境）实验的硬件环境是：微机一台GW48 EDA实验开发系统一套电源线一根十芯JTAG口线一根USB下载线一根USB下载器一个实验的软件环境是：Quartus II 9.0软件4．操作方法与实验步骤利用Quartus II 9.0软件实现EDA的基本设计流程：创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真。
利用Quartus II 9.0软件实现引脚锁定和编译文件下载。
利用Quartus II 9.0软件实现原理图输入设计文件的编辑和产生相应的原理图符号元件。
5．实验内容及实验数据记录安装QUARTUSII软件；因为实验时我的机器了已经有QUARTUSII软件，所以我并没有进行安装软件的操作。
Verilog八线-三线优先编码器设计（74LS148）
Verilog⼋线-三线优先编码器设计（74LS148）if语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83 (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI) begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平26else if (din[7] == 0) begin dout <= 3'b000; GS <= 0; EO <= 1; end27else if (din[6] == 0) begin dout <= 3'b001; GS <= 0; EO <= 1; end28else if (din[5] == 0) begin dout <= 3'b010; GS <= 0; EO <= 1; end29else if (din[4] == 0) begin dout <= 3'b011; GS <= 0; EO <= 1; end30else if (din[3] == 0) begin dout <= 3'b100; GS <= 0; EO <= 1; end31else if (din[2] == 0) begin dout <= 3'b101; GS <= 0; EO <= 1; end32else if (din[1] == 0) begin dout <= 3'b110; GS <= 0; EO <= 1; end33else if (din[0] == 0) begin dout <= 3'b111; GS <= 0; EO <= 1; end34else if (din == 8'b11111111) begin dout <= 3'b111; GS <= 1; EO <= 0; end//芯⽚⼯作，但⽆编码输⼊35else begin dout <= 3'b111; GS <= 1; EO <= 1; end //消除锁存器（latch）36endmodule3738//EI = 0 表⽰允许编码，否则所有输出端被封锁在⾼电平（控制芯⽚⼯作）39//EO = 0 表⽰电路⼯作，但⽆编码输⼊（⽤于级联）40//GS = 0 表⽰电路⼯作，且有编码输⼊（判断输⼊端是否有输⼊）testbench：1 `timescale 1 ps/ 1 ps2module encoder_83_vlg_tst();3reg EI;4reg [7:0] din;5wire EO;6wire GS;7wire [2:0] dout;8 encoder_83 i1 (.EI(EI), .EO(EO), .GS(GS), .din(din), .dout(dout));9initial10begin11 EI = 1;12 din = 8'b11111111;13 #10 EI = 0;14 #10 din = 8'b01010101;15 #10 din = 8'b10101010;16 #10 din = 8'b11010101;17 #10 din = 8'b11101010;18 #10 din = 8'b11110101;19 #10 din = 8'b11111010;20 #10 din = 8'b11111101;21 #10 din = 8'b11111110;22 #10 din = 8'b11111111;23end24endmoduleView Codecase语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83_case (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI)26begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平27else28casez (din) //建议⽤casez语句，casez把z/?匹配成任意。
EDA(电子设计自动化)模板
EDA（电子设计自动化）模板项目名称：EDA（电子设计自动化）模板1. 项目简介：本项目是一个用于电子设计自动化的模板，旨在提供一个可靠、高效的电子设计自动化框架，以帮助电子工程师快速完成电路设计、仿真和验证工作。
2. 功能特点：- 电路设计：提供基本的电路元件库，支持通过拖拽方式构建电路图，并自动生成对应的电路连接。
- 电路仿真：集成常用的电路仿真工具，例如SPICE仿真，以验证电路的性能和功能。
- 电路布局与布线：提供丰富的布局和布线工具，支持生成PCB （印制电路板）的设计文件。
- 线束与信号完整性分析：集成线束设计与信号完整性分析工具，帮助工程师解决电路布线时可能遇到的问题。
- 可扩展性：支持自定义电路元件库、仿真模型和布局规则，以满足不同项目的需求。
3. 技术实现：- 前端框架：使用HTML、CSS和JavaScript实现界面的搭建和交互功能。
- 后端开发：使用Python或Java等编程语言构建后端逻辑，处理用户请求和数据存储。
- 数据库：使用MySQL或MongoDB等数据库管理电路设计的相关信息。
- 仿真工具集成：集成常用的电路仿真工具，例如PSPICE、LTspice等。
- 布局与布线工具：集成AutoCAD、Altium Designer等工具，实现电路布局和布线功能。
4. 使用步骤：1) 登录系统或注册新用户。
2) 创建项目并命名。
3) 在项目中添加电路元件，连接电路图。
4) 进行电路仿真，验证电路性能。
5) 根据仿真结果进行电路布局和布线。
6) 分析电路线束与信号完整性，解决布线中的问题。
7) 导出PCB设计文件或打印电路图。
5. 预期成果：本项目的目标是提供一个完整的电子设计自动化框架，简化电子工程师的设计流程，提高工作效率。
预期成果包括：- 一个稳定可靠的EDA模板，满足基本的电子设计需求。
- 提供可扩展性，允许用户根据具体项目需求进行定制。
- 提供详细的文档和示例，帮助用户快速上手使用和定制模板。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1xxxxxxxx1111 1 0111111111110 1 0xxxxxxx00001 0 0xxxxxx010011 0 0xxxxx0110101 0 0xxxx01110111 0 0xxx011111001 0 0xx0111111011 0 0x01111111101 0 0011111111111 0
BEGIN P1:PROCESS(I,SEL) BEGIN if SEL='1' then Y <="111"; YS <='1'; YEX<='1'; elsif I(7)='0' then Y <="000"; YS <='1'; YEX<='0'; elsif I(6)='0' then Y<="001"; YS <='1'; YEX<='0';
②实验结果须有指导教师签字。
一、实验目的和要求
复习编码器的原理，掌握编码器的设计实现方法，设计实现数字系统设计
中常用的 8 线-3 线优先编码器，逐步学会熟练运用 MAX+PLUSⅡ或 Quartus II
软件，熟悉 EDA 的 VHDL 程序设计方法、学习掌握组合逻辑电路的 VHDL 描
述方法，进一步掌握应用 EDA 常用工具进行组合逻辑电路的设计、分析、综
四、实验方案设计、实验方法
1. 实验方案
8-3 优先编码器的 VHDL 描述有多种方法，设计过程中可以根据真值表采
用if…then 结构等多种手段实现，也
可以根据真值表分析输入输出间的逻辑关系，根据逻辑关系写出其布尔表达
式，根据布尔代数式调用基本逻辑门元件实现 8-3 优先编码器。
2. 管脚 8 线-3 线优先编码器的管脚如图：
IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7
其 中 Sel
Y0 Y1 Y2
YS
YEX IN 表示输入编码位，
Sel 为片选信号，Y 表示输出编码值，YS 与 YEX 表示器件状态，“11”表示
器件未选中，“01”表示无键按下，“10”表示器件工作态。
elsif I(1)='0' then Y<="110"; YS <='1'; YEX<='0';
elsif I(0)='0' then Y<="111"; YS <='1'; YEX<='0';
elsif I="11111111" then Y<="111"; YS <='0'; YEX<='1';
八、思考题 8 线-3 线优先编码器的设计方法还可以通过什么方式实现？ 利用 VHDL 实现 8 线-3 线优先编码器方法多样，还可以通过诸如
case-when 等其他结构实现…..
本实验中根据真值表用 if-then 结构实现 8-3 优先编码器
2. 实验方法
首先根据前文所述，对照真值表的列出的不同输入逻辑状态，分情况依次输
出于输入的对应关系，而后编译综合，由开发系统自行实现电路功能。
五、实验步骤
1. 设计输入 利用 FILE\New 菜单输入 VHDL 源程序，创建源文件
2. 设计项目的创建
4. 时序分析图
上述时间分析可以得到，输出信号存在最大 4.5 时间延迟，它主要与器件速 度、表达逻辑的合理性有关，选用速度更高器件、优化设计可以使该值降低。
七、结论 采用图形编程法实现了 8 线-3 线优先编码器的设计，并完成了电路的
设计编译、综合、逻辑仿真、时间分析，结果表明采用 ALTRA 的 CPLD 器件 设计的 8 线-3 线优先编码器，时间延迟为不超过 4.5ns
湖南安全职业技术学院
实验报告
课 程 名 称 电子设计自动化 EDA 技术 实验项目名称 8 线-3 线优先编码器设计
实验学生班级 电信 0901
实验学生姓名
熊飞
同组学生姓名 颜林、陈伟
实验时间
实 验 地 点 EDA 实训室
实验成绩评定 指导教师签字
年月日
本实验类型： □演示性 □验证性 ■设计性 □论证性 一、实验目的和要求 二、实验主要仪器和设备 三、实验原理 四、实验方案设计、实验方法 五、实验步骤 六、实验结果分析 七、实验结论 八、思考题 注：①1-4 项内容为实验预习内容，学生须在进实验室之前完成。
else Y<="ZZZ";
end if; END PROCESS P1; END sample;
2. 器件及管脚逻分配图
管脚分配情况如图，所选器件为 EPM7032AELCC44-4 3. 仿真波形
8 线-3 线优先编码器的仿真波形如下图，从波形可以得出，输入输出 满足前文真值表，电路功能达到设计要求
1) 原文件存储…..
2) 利用 FILE\Project\Set Project…
3. 设计编译 ….
4. 器件选择及管脚分配 …..
5. 设计仿真 …..
6. 时序分析 …..
7. 编程下载（可选）….
六、实验结果与分析
1. VHDL 源程序清单
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ENCODER IS
合、仿真等的技巧。
二、实验主要仪器和设备
1. 计算机及操作系统
2. MAX+Plus II 或 Quartus II 软件
3. 编程电缆（可选）
三、实验原理
1. 真值表
8 线-3 线优先编码器的真值表如下：
输入
输出
Sel I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YS YEX
PORT(I : IN STD_LOGIC_VECTOR(7 DOWNTO 0); SEL: IN STD_LOGIC; Y : OUT STD_LOGIC_VECTOR(2 DOWNTO 0); YS,YEX : INOUT STD_LOGIC);
END ENCODER; ARCHITECTURE sample OF ENCODER IS
elsif I(5)='0' then Y<="010"; YS <='1'; YEX<='0';
elsif I(4)='0' then Y<="011"; YS <='1'; YEX<='0';
elsif I(3)='0' then Y<="100"; YS <='1'; YEX<='0';
elsif I(2)='0' then Y<="101"; YS <='1'; YEX<='0';