S3C2410典型内核(ARM920T)结构图
合集下载
s3c2410s3c2440处理器介绍
鲁东大学 LUDONG UNIVERSITY
S3C2410A结构框图
S3c2440处理 器结构框图
❖ S3C2410A在片上，S3通C过24A1M0ABA简总介线集成了以下资源：
AHB总线-各类控制器
✓支持STN和TFT的LCD控制器 ✓ NAND Flash 控制器 ✓存储管理器（片选逻辑和SDRAM控制器） ✓时钟及电源管理器
APB总线-设备与接口 ✓ 3通道UART、 ✓ 4通道DMA、 ✓ 4通道PWM定时器、 ✓ I/O口、 ✓ RTC、
: 1M bps
CTS/RTS
Key
Debug
GPS
BT
Matrix
SRAM/ROM /NOR Flash /OneNAND/OneDRAM
1Gbit X 6banks (x8/x16/x32)
UART0 SMC
UART1
NAND
NAND Flash IF
SDRAM/mDDR
1Gbit X 2banks (x16/x32)
PMIC
Main Charger
Li-Ion
USB Charger
Control
Data
5V DC
5V USB
TV-out
TV
TFT/CSTN LCDC + SPI(GPIO) + TSADC RGB I/F
Main TFT LCD & TSP
1/2/4/8/16 bpp Up to QVGA
SD/SDIO IIS I/F
✓ I2C总线接口、 ✓ I2S总线接口、 ✓ USB主设备、USB从设备 ✓ SD主卡和MMC（Multi Media Card，多媒体卡）卡接口 ✓2通道的SPI接口）
5 ARM9 S3C2410处理器及实验系统概述
– FPGA(Altera Cyclone)实验扩展模块,实现MCU+FPGA架构的综合 实验 – GPS扩展模块,实现地理信息相关的综合实验 – GPRS扩展模块,实现远程无线通信的综合实验 – DSP(TI DM642)扩展模块,实现MCU+DSP架构的综合实验
�
CPU S3C2410X:16-/32-bit RISC 微处理器,通过200P SODIMM
插槽和主板相联既可以采用S3C2410X的核心板,也可采用 S3C2440(400MHz)核心板 BOOT ROM:支持三种启动方式 – SST 2M-byte – Intel StrataFlash 16M-byte(可选) – SAMSUNG NAND flash 64M-byte/128M-byte (直接smart media card 启动) SDRAM:64M-byte (32M-byte×2) TFT/STN 液晶和触摸屏接口 :SHARP 3.5″真彩TFT液晶屏 3个通道的异步串口,其中一个可以切换为红外(IrDA)接口 两个通道的USB接口,其中一个可以切换为HOST或DEVICE设备
显示部分: 显示部分: LCD SHARP LQ043T3DX02 4.3寸真彩 寸真彩
TFT液晶屏 480 X 272:1个 液晶屏 : 个 VGA接口:支持 接口: 接口 支持640 X 480分辨率 见 分辨率 注释4, 】 【注释 ,6】 LED 8 X 8点阵 点阵 8段数码管:4个 段数码管: 个 注释3】 段数码管 见【注释 】 AIDIO部分: 部分: 部分 AC97耳机接口:1个 耳机接口: 个 耳机接口 麦克风: 1个 见【注释 】 注释5】 麦克风: 个
SUPERIO接口,通过华邦SUPERIO芯片W83977EF扩展了如下资源:
�
CPU S3C2410X:16-/32-bit RISC 微处理器,通过200P SODIMM
插槽和主板相联既可以采用S3C2410X的核心板,也可采用 S3C2440(400MHz)核心板 BOOT ROM:支持三种启动方式 – SST 2M-byte – Intel StrataFlash 16M-byte(可选) – SAMSUNG NAND flash 64M-byte/128M-byte (直接smart media card 启动) SDRAM:64M-byte (32M-byte×2) TFT/STN 液晶和触摸屏接口 :SHARP 3.5″真彩TFT液晶屏 3个通道的异步串口,其中一个可以切换为红外(IrDA)接口 两个通道的USB接口,其中一个可以切换为HOST或DEVICE设备
显示部分: 显示部分: LCD SHARP LQ043T3DX02 4.3寸真彩 寸真彩
TFT液晶屏 480 X 272:1个 液晶屏 : 个 VGA接口:支持 接口: 接口 支持640 X 480分辨率 见 分辨率 注释4, 】 【注释 ,6】 LED 8 X 8点阵 点阵 8段数码管:4个 段数码管: 个 注释3】 段数码管 见【注释 】 AIDIO部分: 部分: 部分 AC97耳机接口:1个 耳机接口: 个 耳机接口 麦克风: 1个 见【注释 】 注释5】 麦克风: 个
SUPERIO接口,通过华邦SUPERIO芯片W83977EF扩展了如下资源:
第3章ARM920T指令系统.ppt
第3章 ARM920T指令系统
1
本章重点:
⑴ ARM指令集概述，ARM指令集全部指 令编码及条件域；
⑵ ARM指令，讲述了ARM指令的编码格 式、指令含义、汇编格式和使用举例。
另外，本章指令编码格式、指令汇编格 式请直接看参考书。
2
S3C2410A嵌入式微处理器片内使用了 ARM920T内核，因此S3C2410A使用 ARM920T所支持的指令系统。ARM920T指 令系统的指令集结构版本为v4T，ARM920T 指令系统含有v4T以上指令集结构版本的基础 指令，在v4T以上指令集结构版本的微处理器 中都可以运行。
44
表3.3 指令bit[11：7]和bit[6：5]指定Rm移位量和移位类型举例
指定对Rm的移位量和移位 类型
指令举例
指令含义
Rm,LSL #5bit_shift_Imm
ADD R0,R2,R3,LSL #1
R3的值逻辑左移1位，加R2 ，和送R0
Rm,LSR #5bit_shift_Imm
SUB R0,R2,R3,LSR #2
第2操作数Operand2可以是寄存器Rm的值经过 移位产生的32位值，或8位立即数经过循环右移 产生的32位的值，指令中bit[25]的值用来选择 Rm或8位立即数。
30
图3.2
31
CPSR中的条件码可能被保护或由指令 的结果设置，取决于指令中bit[20]的值 。但是对于指令TST、TEQ、CMP和 CMN，汇编器产生的指令编码一定会把 指令的bit[20]置1，在执行指令时，由 测试结果设置CPSR中的条件码标志。
10
表3.1 指令条件码表（1）
条件码助记符
EQ NE CS/HS CC/LO MI PL VS VC
1
本章重点:
⑴ ARM指令集概述，ARM指令集全部指 令编码及条件域；
⑵ ARM指令，讲述了ARM指令的编码格 式、指令含义、汇编格式和使用举例。
另外，本章指令编码格式、指令汇编格 式请直接看参考书。
2
S3C2410A嵌入式微处理器片内使用了 ARM920T内核，因此S3C2410A使用 ARM920T所支持的指令系统。ARM920T指 令系统的指令集结构版本为v4T，ARM920T 指令系统含有v4T以上指令集结构版本的基础 指令，在v4T以上指令集结构版本的微处理器 中都可以运行。
44
表3.3 指令bit[11：7]和bit[6：5]指定Rm移位量和移位类型举例
指定对Rm的移位量和移位 类型
指令举例
指令含义
Rm,LSL #5bit_shift_Imm
ADD R0,R2,R3,LSL #1
R3的值逻辑左移1位，加R2 ，和送R0
Rm,LSR #5bit_shift_Imm
SUB R0,R2,R3,LSR #2
第2操作数Operand2可以是寄存器Rm的值经过 移位产生的32位值，或8位立即数经过循环右移 产生的32位的值，指令中bit[25]的值用来选择 Rm或8位立即数。
30
图3.2
31
CPSR中的条件码可能被保护或由指令 的结果设置，取决于指令中bit[20]的值 。但是对于指令TST、TEQ、CMP和 CMN，汇编器产生的指令编码一定会把 指令的bit[20]置1，在执行指令时，由 测试结果设置CPSR中的条件码标志。
10
表3.1 指令条件码表（1）
条件码助记符
EQ NE CS/HS CC/LO MI PL VS VC
S3C2440芯片内部结构
S3C2440芯片内部结构首先是ARM920T内核，它是S3C2440芯片的核心部分，负责执行指令和进行数据计算。
ARM920T是ARM9系列的一款高性能内核，具有5级流水线结构，支持高级数据处理指令和多种存储器接口。
它的内置缓存和分支预测机制可以提高执行效率，充分发挥芯片的计算能力。
其次是外设控制器，S3C2440芯片内置了多个外设控制器，包括UART串口、SPI、I2C总线、USB等接口，以及LCD控制器、触摸屏控制器、MMC/SD卡控制器等功能模块。
这些控制器可以与各种外部设备进行通信和数据交互，为系统提供了丰富的接口和功能。
存储器接口是S3C2440芯片与外部存储器之间的桥梁，它可以连接闪存、SDRAM、NAND Flash等不同类型的存储器。
通过存储器接口，芯片可以读写存储器中的数据，并进行程序的存储和执行。
S3C2440提供了高速的存储器控制器和多种存储器接口，可以满足不同应用场景的需求。
时钟和电源管理模块是S3C2440芯片的核心组成部分，它负责提供系统时钟和电源管理功能。
时钟管理模块可以根据需要设置系统的工作频率，提供外设时钟和CPU时钟等。
电源管理模块可以对芯片的功耗进行控制，实现节能和延长电池寿命。
除了上述主要模块外，S3C2440芯片还具有其他辅助功能，如中断管理、DMA控制、中央处理器监视器等。
中断管理模块可以对外部中断信号进行处理，实现系统的实时响应。
DMA控制模块可以实现高速数据传输，减轻CPU负担。
中央处理器监视器模块可以对系统进行监控和调试，提高系统的可靠性和稳定性。
总结起来，S3C2440芯片的内部结构包括ARM920T内核、外设控制器、存储器接口、时钟和电源管理等模块。
这些模块相互协作，共同完成系统的计算、通信、存储和控制等任务。
有了这些丰富的硬件资源和功能，S3C2440芯片可以满足不同应用领域的需求，为嵌入式系统的开发和应用提供了良好的支持。
S3C2410简介
1.16 SPI 接口
������ ������ ������ 兼容2 通道SPI 协议2.11 版 发送和接收具有2×8 位的移位寄存器 可以基于DMA 或中断模式工作
1.17 看门狗定时器
16 位看门狗定时器 在定时器溢出时发生中断请求或系统复位
1.18 USB 控制器
USB 主设备 2 个 USB 主设备接口 遵从OHCI Rev.1.0 标准 兼容USB ver1.1 标准 USB 从设备 1 个USB 从设备接口 具备5 个Endpoint 兼容USB ver1.1 标准
1.10 DMA 控制器
������ 4 通道的DMA 控制器； ������ 支持存储器到存储器，IO 到存储器， 存储器到IO 和IO 到IO 的传输 ������ 采用猝发传输模式加快传输速率。
1.11 A/D 转换和触摸屏接口
������ ������ 8 通道多路复用ADC 最大500KSPS/10 位精度
ldr r0, =|Load$$EXCEPTION_EXEC$$Base| ;source data ldr r1, =|Image$$EXCEPTION_EXEC$$Base| ;place exception talbe at 0x0 ldr r2, =|Image$$EXCEPTION_EXEC$$Length|
1.6 具有脉冲带宽调制功能的定时器
4 通道16 位具有PWM 功能的定时器，1 通 道16 位内部定时器，可基于DMA 或中断工 作 可编程的占空比周期，频率和极性 能产生死区 支持外部时钟源
1.7 RTC（实时时钟）
������ 全面的时钟特性：秒、分、时、日期， 星期，月和年； ������ 32.768KHz 工作 ������ 具有报警中断 ������ 具有节拍中断
第五章 基于S3C2410的系统硬件设计.ppt
1、存储控制器简介
S3C2410的存储控制器提供存取外存的控制信号。 小端/大端格式（软件选择） 地址空间：128MB/组（总共1GB/8组） 存取单位可编程
第1组～第7组（8/16/32位） 第0组（16/32位）
5.1.2 存储器控制器
6组可为ROM、SRAM 2组可为ROM、SRAM、SDRAM 7组首地址固定，最后1组首地址可以调整 最后2组容量可以编程调整 存取周期可以编程调整 外部WAIT信号用于扩展总线周期 支持SDRAM的自动刷新和掉电模式
5.3.1 ARM的中断原理
异常中断的响应-返回流程图
2、系统管理
存储格式大/小端支持 8个存储器BANK，其中6个可用于ROM、
SRAM等，2个用于ROM、SRAM和SDRAM 每个BANK地址空间128MB（共1GB） 每个BANK可以编程设置8/16/32位总线宽度 BANK0到BANK6是固定起始地址的 BANK6和BANK7的容量可设置 支持多种类型的ROM启动，NorFlash、
5.1.3 Nand Flash控制器
2、NAND Flash 介绍
Samsung、TOSHIBA和Fujistu 支持NAND技 术Flash存储器。
这种结构的闪速存储器适合于纯数据和文件存 储，主要作为Smart Media卡、Compact Flash卡、 PCMCIA ATA卡、固态盘的存储介质，并正成为闪 速磁盘技术的核心。
5.2.1 S3C2410A的IO口工作原理
IO口寄存器
（1）端口配置寄存器（GPACON-GPHCON） 在S3C2410中，大部分的引脚是复用的。所以，对于
每个引脚要求定义一个功能。端口配制寄存器（PnCON） 定义每一个引脚的功能。
S3C2410的存储控制器提供存取外存的控制信号。 小端/大端格式（软件选择） 地址空间：128MB/组（总共1GB/8组） 存取单位可编程
第1组～第7组（8/16/32位） 第0组（16/32位）
5.1.2 存储器控制器
6组可为ROM、SRAM 2组可为ROM、SRAM、SDRAM 7组首地址固定，最后1组首地址可以调整 最后2组容量可以编程调整 存取周期可以编程调整 外部WAIT信号用于扩展总线周期 支持SDRAM的自动刷新和掉电模式
5.3.1 ARM的中断原理
异常中断的响应-返回流程图
2、系统管理
存储格式大/小端支持 8个存储器BANK，其中6个可用于ROM、
SRAM等，2个用于ROM、SRAM和SDRAM 每个BANK地址空间128MB（共1GB） 每个BANK可以编程设置8/16/32位总线宽度 BANK0到BANK6是固定起始地址的 BANK6和BANK7的容量可设置 支持多种类型的ROM启动，NorFlash、
5.1.3 Nand Flash控制器
2、NAND Flash 介绍
Samsung、TOSHIBA和Fujistu 支持NAND技 术Flash存储器。
这种结构的闪速存储器适合于纯数据和文件存 储，主要作为Smart Media卡、Compact Flash卡、 PCMCIA ATA卡、固态盘的存储介质，并正成为闪 速磁盘技术的核心。
5.2.1 S3C2410A的IO口工作原理
IO口寄存器
（1）端口配置寄存器（GPACON-GPHCON） 在S3C2410中，大部分的引脚是复用的。所以，对于
每个引脚要求定义一个功能。端口配制寄存器（PnCON） 定义每一个引脚的功能。
第3章 ARM920T指令系统
36
⑶ 对寄存器Rm内容进行移位，结果 作为Operand2的值
图3.3
37
桶形移位器
Rn 未 预 处 理 预 处 理 Rm
桶形移位器
结果N
ALU
Rd
38
① 使用指令中bit[11：7]指定的移位量对Rm移位
· 逻辑左移（LSL） 图3.4 逻辑左移（LSL #6）
39
· 逻辑右移（LSR）
26
3.2.3 数据处理指令
ARM数据处理指令可以分为三类：
1. 数据传送指令（如MOV和MVN）、 2. 算术逻辑操作指令（如ADD、SUB或AND等 ） 3. 比较指令（如CMP和TST等）。
数据处理指令只能对寄存器的内容进行 操作，不允许对存储器中的数据进行操作 ，也不允许指令直接使用存储器的数据或 在寄存器与存储器之间传送数据。 27
3
ARM920T支持指令长度为32位的ARM指 令集和指令长度为16位的Thumb指令集。 ARM920T处理器总是从ARM状态开始， 必须用BX指令明确地转换到Thumb状态 。
4
3.1 ARM指令集概述
3.1.1 ARM指令集概述 ⒈ ARM指令分组 ⑴ 分支指令 ⑵ 数据处理指令 ⑶ 状态寄存器访问指令 ⑷ 单个寄存器装入或存储指令 ⑸ 块数据装入或存储指令 ⑹ 协处理器指令
对于数据传送指令MOV和MVN，指令 中指定的目的寄存器内容被覆盖，如果 目的寄存器指定了PC，如MOV PC， R14，则可以实现程序的转移。 数据传送指令可以实现寄存器到寄存器 ，立即数到寄存器的传送。
28
算术逻辑操作指令通常对指定的两个寄存器 （或1个寄存器、1个立即数）进行操作，结果 存到第3个寄存器，允许选择修改或不修改 CPSR中的条件码标志。 比较指令TEQ、TST、CMP和CMN，通常对 指定的两个寄存器（或1个寄存器，1个立即数 ）进行比较，比较结果不保存到寄存器，只影 响CPSR中的条件码标志。 上述指令通常允许对指定的操作数进行移位操 作。
⑶ 对寄存器Rm内容进行移位，结果 作为Operand2的值
图3.3
37
桶形移位器
Rn 未 预 处 理 预 处 理 Rm
桶形移位器
结果N
ALU
Rd
38
① 使用指令中bit[11：7]指定的移位量对Rm移位
· 逻辑左移（LSL） 图3.4 逻辑左移（LSL #6）
39
· 逻辑右移（LSR）
26
3.2.3 数据处理指令
ARM数据处理指令可以分为三类：
1. 数据传送指令（如MOV和MVN）、 2. 算术逻辑操作指令（如ADD、SUB或AND等 ） 3. 比较指令（如CMP和TST等）。
数据处理指令只能对寄存器的内容进行 操作，不允许对存储器中的数据进行操作 ，也不允许指令直接使用存储器的数据或 在寄存器与存储器之间传送数据。 27
3
ARM920T支持指令长度为32位的ARM指 令集和指令长度为16位的Thumb指令集。 ARM920T处理器总是从ARM状态开始， 必须用BX指令明确地转换到Thumb状态 。
4
3.1 ARM指令集概述
3.1.1 ARM指令集概述 ⒈ ARM指令分组 ⑴ 分支指令 ⑵ 数据处理指令 ⑶ 状态寄存器访问指令 ⑷ 单个寄存器装入或存储指令 ⑸ 块数据装入或存储指令 ⑹ 协处理器指令
对于数据传送指令MOV和MVN，指令 中指定的目的寄存器内容被覆盖，如果 目的寄存器指定了PC，如MOV PC， R14，则可以实现程序的转移。 数据传送指令可以实现寄存器到寄存器 ，立即数到寄存器的传送。
28
算术逻辑操作指令通常对指定的两个寄存器 （或1个寄存器、1个立即数）进行操作，结果 存到第3个寄存器，允许选择修改或不修改 CPSR中的条件码标志。 比较指令TEQ、TST、CMP和CMN，通常对 指定的两个寄存器（或1个寄存器，1个立即数 ）进行比较，比较结果不保存到寄存器，只影 响CPSR中的条件码标志。 上述指令通常允许对指定的操作数进行移位操 作。
第三部分ARM芯片S3C2410简介及硬件系统结构设计
8通道10位ADC；
实时时钟及看门狗定时器等。
两个USB主/一个USB从；
9
S3C2410A特性
内核:1.8V I/O及存储器 : 3.3V
电源管理模式： Normal、Slow、Idle、Power off 272-FBGA
10
本节提要
1 S3C2410A概述 2 3 4 最小系统
13
存储器系统的层次结构
寄存器 高速缓存 Cache
主存储器 SDRAM 本地存储器 Flash、 ROM、磁盘
0
时 钟 周 期
1—10 50—100 20000000
网络存储器 Flash、 ROM、磁盘
14
一个实验箱的存储系统
8M NAND FLASH
32M NOR FLASH
64M SDRAM
AHB
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。 APB APB主要用于低带宽的周边外设之间的连接，例如UART等
6
总线和总线桥
CPU
低速设备
高速总线
桥
低速总线
存储器
高速设备
数据
低速设备
7
S3C2410A的内部结构
8
S3C2410A片上资源
ARM920T核、工作频率203MHz； 16KB 数据Cache， 16KB 指令Cache，MMU，外部存储器控制器； LCD控制器（支持黑白、灰度、Color STN、TFT屏），触摸屏接口； NAND FLASH控制器，SD/MMC接口支持，4个DMA通道； 3通道UART、1个多主I2C总线控制器、1个IIS总线控制器； 4通道PWM定时器及一个内部定时器； 117个通用I/O口； 24个外部中断源；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
S3C2410典型内核（ARM920T）结构图
MMU:(Memory Management Unit)内存处理单元：它负责虚拟地址到物理地址的映射，并提供硬件机制的内存访问权限检查。
CACHE：高速缓冲处理器：在主存和CPU通用寄存器之间设置一个高速的、容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用，这对提高程序的运行速度有很大的作用。
TLB（Translation Lookaside Buffers, TLB)：使用一个高速、容量相对较小的存储器来存储近期用到的页表条目，以避免每次地址转换时都到主存区查找，这样可以大幅度的提高性能。
这个存储器用来帮助快速地进行地址转换，称为“转译查找缓存”
VA（Virtual Address)虚拟地址：
MVA(Modified Virtual Address)变换后的虚拟地址：
PA（Physical Address）物理地址：
没启动MMU时，CPU核、cache、MMU、外设等所有部件使用的都是物理地址；
启动MMU时，CPU核对外发出虚拟地址VA；VA被转换成MVA供cache、MMU使用，在这里MVA被转换成PA；最后使用PA读写实际设备；。