根据FPGA的自动打铃系统的设计与实现
用fpga简易数字钟电路设计实验报告 概述及解释说明

用fpga简易数字钟电路设计实验报告概述及解释说明1. 引言1.1 概述本实验报告旨在介绍使用FPGA(可编程门阵列)设计的简易数字钟电路。
数字钟是一种可以显示时间的时钟装置,广泛应用于日常生活和工业领域。
本文将详细讲解数字钟的设计原理、硬件要求、设计步骤以及实验的实现过程。
1.2 文章结构本文共分为五个部分,即引言、FPGA简易数字钟电路设计、实验实现过程、实验结果分析和结论与总结。
下面将对每个部分进行具体说明。
1.3 目的该实验旨在通过学习和操作FPGA,深入理解数字电路设计的基本原理和方法,并通过设计一个简易的数字钟电路来巩固所学知识。
通过本实验,我们还将探索数字钟电路的性能评估和可能的改进方向,并对未来发展方向进行展望。
同时,通过参与这个项目,我们也将获得一定的实践经验和技能提升。
2. FPGA简易数字钟电路设计:2.1 设计原理:在本次实验中,我们使用FPGA(现场可编程逻辑门阵列)来设计一个简易的数字钟电路。
FPGA是一种集成电路芯片,可依据用户需要重新配置其内部互连,从而实现不同的逻辑功能。
我们将利用FPGA的可编程性和强大的计算能力来实现数字钟的功能。
该数字钟电路主要由时钟模块、倒计时模块和显示模块组成。
时钟模块负责产生稳定而精确的脉冲信号作为系统的时基;倒计时模块通过对输入时间进行倒计时操作,并发出相应信号提示时间变化;显示模块用于将倒计时结果以数码管显示出来。
2.2 硬件要求:为了完成该设计,我们需要准备以下硬件设备:- FPGA开发板:提供了外部接口和资源,用于连接其他硬件设备并加载程序。
- 数码管:用于显示时间信息。
- 时钟源:提供稳定而精确的脉冲信号作为系统的时基。
2.3 设计步骤:以下是设计步骤的详细说明:1. 确定所需功能:首先明确数字钟需要具备哪些功能,例如12小时制还是24小时制、倒计时功能等。
2. 确定FPGA型号:根据设计需求和资源限制,选择适合的FPGA型号。
自动打铃系统的eda设计和仿真

普通本科毕业设计题目:自动打铃系统的EDA设计和仿真学院软件与通信工程学生姓名学号专业电子信息工程届别09级指导教师职称二〇一三年五月普通本科生毕业论文(设计)诚信承诺书摘要自动打铃系统可以为学校上下课时间的准确控制提供方便,并且也可以在办公室、工厂等一些场合起到提醒人们时间的作用,因此打铃器的设计有一定的实际意义。
本次设计模拟学校的打铃系统,是在Quartus II软件平台上使用硬件描述语言(HDL)语言进行设计和仿真,系统包括了24小时的计时功能、时分秒数字显示功能、时间设置功能和基本打铃等功能。
系统由时钟模块、定时模块、选择模块、闹铃模块、打铃模块、显示模块组成,由按键进行时钟的校准、复位、启用等。
本文在介绍电子设计自动化(EDA)技术的基础上,着重阐述了如何使用EDA技术进行系统的开发,以及如何实现学校打铃系统。
通过仿真验证,打铃器具有正常计时、定时报警、报警时长设定等功能,可为日常作息提供准确、便捷的提醒。
系统运行稳定,设计方法可行。
【关键词】打铃系统硬件描述语言电子自动化AbstractThe system of automatically bell provides great convenience for student to control the accurate bell-time in school, and also plays an important role in the work and life in offices, factories,and many other occasions. So it is of great practical significance for us.This design is based on the Software platforms of Quartus using hardware description language (HDL) to carry on the design and simulation. The system includes calculating displaying and setting the right time in hour, minute and second and so on. This system is made of five modules,including the clock module, time decoding module, alarm clock, control module, ringing the bell module,display module, etc. You can press the keys to start or stop the clock and correct or clean the time. Based on describing devices of EDA,this article focuses on the development method and the way to implement a school bell system.Through simulation and practical test, this system has the function of normal timing, alarming, alarming-time setting, which can provide convenient and accurate remind of daily routine.It is proved that the operation of this system is stable, and the design method is possible.【Key words】Alarm Clock System;Hardware Description Language;Electronic Design Automation目录1 绪论 (1)1.1 研究背景与意义 (1)1.2 本文的主要研究内容和任务 (2)1.2.1 EDA的发展历程 (2)1.2.1 EDA技术的优点 (2)1.3 器件及工具介绍 (3)1.3.1 QuartusⅡ设计步骤 (3)1.3.2 VHDL语言特点 (3)2.1 时钟模块 (6)2.1.1 六十进制计数器模块 (7)2.1.2 二十四进制计数器模块 (7)2.2 定时模块 (8)2.3 选择模块 (8)2.4 闹钟模块 (9)2.5 打铃模块 (10)2.5.1 打铃时间设置 (10)2.5.2 打铃时长设置 (12)2.7 电源模块 (12)2.8 本章小结 (13)3 设计结果与仿真分析 (14)3.1 时钟模块仿真分析 (14)3.1.1 六十进制计数器仿真分析 (14)3.1.2 二十四进制计数器仿真分析 (14)3.1.3 时钟计时器器仿真分析 (14)3.2 定时模块的仿真分析 (15)3.3 选择模块仿真分析 (15)3.4 闹钟模块仿真分析 (15)3.5 打铃模块仿真分析 (16)3.5.1 打铃时间仿真分析 (16)3.5.2 打铃时长仿真分析 (16)3.6 本章小结 (16)致谢 (19)参考文献 (20)附录 (21)1 绪论1.1 研究背景与意义二十一世纪的今天,电子技术的发展已经到非常成熟的阶段,并且我们也体会到了电子技术是一个永不衰败的行业,因为电子技术的广泛应用和不断的发展,现在已经遍及到了各个行业及不同领域。
基于EDA自动打铃系统设计(课后作业)

考试序号:**自动打铃系统设计说明书学生姓名:***学号:*******1610专业班级:电子13-1BF报告提交日期:2015.11.18理工学院物电学院自动打铃系统设计第一章设计题目及总体要求简介 (3)第二章设计方案说明 (3)第三章各部分功能介绍及程序 (4)3.1系统框图 (4)3.2选择的FPGA芯片及配置 (4)3.3各模块(元件)说明 (4)3.3.1 计时器模块及手动校时模块 (4)3.3.2 闹钟模块 (6)3.3.3 显示模块 (6)3.3.4 顶层设计及原理图 (7)附录: (8)第一章设计题目及总体要求简介随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。
EDA技术就是以计算机为工具,设计者在EDA软件平台上,对以硬件语言HDL为系统逻辑描述手段完成的设计文件,然后由是计算机自动地完成逻辑编辑、化简、分割、综合、优化、布局、布线、和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
本设计是基于VHDL语言的自动打铃系统。
在论文中,介绍了基于CHDL 语言自动打铃系统的思路,整个系统需包含计时模块、校时模块、打铃模块。
在Quartus II开发环境中编译和仿真所设计的程序,并逐一调试验证程序的运行状况。
仿真和验证的结果证明,该设计方法切实可行,该打铃系统可以实现调时定时打铃功能,具有一定的实际应用性本设计是基于VHDL的自动打铃系统,而自动打铃就像是现在的闹钟一样,起到提醒作用,6点起床闹铃,闹铃延迟时间5秒,本设计还是一个实时时钟,通过功能选择键选择计时功能、闹钟功能、手动校时功能。
第二章设计方案说明自动打铃是一种现代提醒工具,有着广泛的应用,本设计具体实现如下:(1)计时功能,24小时制显示、动态扫描显示、显示格式88-88-88;(2)闹钟功能,6点闹钟,打铃5S;(3)手动校时功能;可设置分、时;为了高效率验证设计的结果另外增加了一个手动校时模块,用两个按键(选择调分或调时,计数器增加)。
自动打铃系统设计样本

<<综合课程设计>>自动打铃系统设计报告题目: 自动打铃系统专业: 电子信息工程年级:学号:学生姓名:联系电话:指引教师:完毕日期: 12月30日自动打铃系统摘要在现如今快节奏生活中, 人们对于时间规定越来越苛刻, 诸多时候需要对时间规划, 然后届时间点就要有时间提示, 这就必要用届时中提示装置, 亦可称为打铃装置。
打铃装置有诸各种, 例如手机打铃系统, 闹钟机械打铃系统, 广播打铃系统等等, 但是寻常生活中见得最多还是校园自动打铃系统。
在学校生活中, 每天上课都离不开打铃系统使用。
打铃器可觉得上下课学生和教师们提供时间提示, 有助于师生对上课和学习合理安排。
同事也可以作为一种提示学生作息时间时间表, 让教师和学生均有一种规律科学时间安排。
因而, 打铃系统核心某些也是时钟某些, 为系统提供时间基准。
本设计重要是针对合用于校园打铃系统规定, 其简介了一种基于单片机自动打铃系统设计办法, 系统以STC89C52单片机为控制器, 以DS1302时钟芯片为系统提供时间, 并在1602液晶显示屏上显示, 通过按键可以设定定期打铃时间和打铃间隔。
系统软件设计采用C语言来完毕, C语言语法简洁, 使用以便, 用于完毕软件设计非常以便。
核心词: 打铃器、STC89C52单片机、DS1302、LCD1602ABSTRACT. I.today'.fast-pace.life, peopl.ar.mor.an.mor.requirements, i.man.case.nee.tim.t.plan, an.the.t.poin.i.tim.wil.hav.tim.t.remind, e.t.remin.device, als.know.a.Bel.equipment.Bel.device.ther.ar.many, suc.a.phon.ringin.system, th.mechanica.Bel.alar.cloc.system, broadcas.th.Bel.System, an.s.on, bu.i.everyda.lif.u.t.th.schoo.bel.syste.automatically.I.schoo.life,e.i.clas.ever.day.Bel.ca.provid.reminde.o.student.an.teacher.t.an.fro.sc hool,e.a.a.aler.s tuden.hour.schedule, w.o.science...Accordingly, Bel.cloc.i.th.cor.par.o.th.system,provid..tim.referenc.fo.th.system.Designe.primaril.fo.th.Bel.Syste.requirement.appl.t.th.campus, an.introduce.a.automati.Bel.syste.base.o.single-chi.desig.methods,system.wit.STC89C5.single-chi.controller, DS130.provide.th.syste.tim.cloc.chip, i.160.an.displaye.o.th.LC.b.pressin.th.se.ringin.an.ringin.i.interval.o.tim.o..regula.basis.Syste.softwar plete, .languag.synta.i.simple, e, pletin..softwar.design.Key Words: t Bell, DS1302, collector, STC89C52 single-chip LCD1602目录摘要 ................................................................................................... 错误!未定义书签。
基于FPGA的简单音乐电路设计方案

基于FPGA的简单音乐电路设计方案工作任务的陈述与背景一、工作任务的陈述使用层次化设计方法,设计并用FPGA实现一个能循环播放乐曲的音乐电路。
二、工作任务的背景据有关媒体介绍,中国的第一颗人造卫星东方红一号卫星,于1965年开始研制,1970年4月24日进入太空轨道,该星重量超过了苏、美、法、日等前4个国家第一颗卫星重量的总和,在某些技术方面超过上述4个国家第一颗卫星的水平,开创了中国航天史的新纪元。
东方红一号重173公斤,设计寿命为14天,实际寿命达到20天,1970年5月14日停止发送信号。
关键技术包括《东方红》乐音装置、短波天线遥测系统等4项。
其中电子乐音发生器是全星的核心部分,它通过20兆赫兹短波发射系统反复向地面播送“东方红”乐曲的前八小节,全中国人民乃至全世界的人民通过收音机都能听得到。
完成研制东方红乐音装置任务的是中国科学院自动化所的一个小组。
他们首先考虑,用什么样的方法来模拟出“东方红”乐曲。
当时有三种方案提上了台面,一种是八音盒方案,它采用机械齿轮播放音乐;另一种就是把音乐录在磁带机上,但是当时中国还没有小磁带机,都是笨重的大磁带机,不可能装上卫星升空;因此第三种方案自然就是电子音乐,这也是后来被广泛接受的一种方案。
根据上级要求,只需让卫星播放《东方红》前八个小节的旋律。
小组决定在四十秒内连续播放两遍这八个小节,然后发射机就切换成遥测信号,用一个发射机就可以实现交替传送乐曲和遥测信号的目的。
这是国内早期最知名,影响最大的一个音乐电路。
在国内缺乏集成电路,没有微处理器的那个时代,东方红乐音装置全部用晶体管分立元件做成。
有人粗略统计,整个乐音装置全部共用了110多个晶体三极管(绝大多数是3DG6),大约150个二极管(都是2AP10),其他都是电阻电容。
现在,音乐电路广泛用于自动答录装置、手机铃声、集团电话及智能仪器仪表设备中。
作为一个电子系统的一个模块,音乐电路的实现方法有以下几种: (1)购买专用音乐电路片。
基于FPGA的音频信号处理系统设计与实现

基于FPGA的音频信号处理系统设计与实现随着科技的发展和音频技术的不断进步,音频信号处理系统被广泛应用于各个领域。
本文将介绍基于FPGA的音频信号处理系统的设计与实现,并探讨其中的原理和关键技术。
一、引言随着数字音频技术的快速发展,音频信号处理系统的需求日益增长。
传统的音频信号处理方法往往通过软件实现,但其实时性和处理能力受到了限制。
而基于FPGA的音频信号处理系统具有高速运算、低延迟和灵活性强等优势,逐渐成为热门研究方向。
二、FPGA的基本原理FPGA(Field Programmable Gate Array)是一种可编程逻辑器件,其内部由大量可编程的逻辑资源和存储器单元组成。
通过在FPGA上配置电路,可以实现各种不同的功能,包括音频信号处理。
三、音频信号处理系统的设计1. 模拟信号输入音频信号一般以模拟信号的形式输入到系统中,需要进行采样和模数转换。
采样率的选择应根据音频信号的特点和需求进行合理确定。
2. 数字信号处理在FPGA上设计并实现各种数字信号处理算法,如滤波、均衡、降噪等。
选择适合的算法和优化算法实现的技术,以提高系统的处理能力和性能。
3. 实时性要求由于音频信号的特性需保证处理系统的实时性。
FPGA的高并行性和硬件级别的实时性特点,使得其能够满足音频信号处理系统的实时性要求。
4. 数据存储与输出经过数字信号处理后的音频信号可以存储在FPGA内部的存储器中或外部的存储器中,也可以通过数字转模拟的方式输出到外部设备中。
四、关键技术与应用1. 快速算法优化为提高音频信号处理系统的处理速度,可以采用快速算法进行优化,如FFT(Fast Fourier Transform)等。
这些优化算法能够在保证处理结果准确性的前提下有效提高系统的运算速度。
2. 并行计算FPGA的并行计算能力是其强大的优势之一,可以将音频信号的处理任务进行拆分,同时进行多路处理,从而提高整个系统的处理能力。
3. 运算精度的选择在音频信号处理系统中,需要根据处理需求选择合适的运算精度。
可编程逻辑器件大作业报告-音乐闹钟设计和实现

研究生院《数字系统设计与Verilog HDL 语言》大作业报告题目基于FPGA和SRAM实现的大容量FIFO程序设计学院研究生院专业光学工程学生姓名李磊班级 13级代培学号 1300030022指导老师宋万杰音乐闹钟设计和实现李磊1300030022摘要可编程逻辑器件随着科学技术的发展已经在电子产业中各个领域起到重大的作用。
美国Lattice公司的ispLSI系列可编程器件是一款比较早的在线编程系统,其实现简单,实现了硬件设计软件化。
本文主要是应用实验室的ispLSI1016E开发板,实现简单的计时闹钟并以音乐的方式来告知设定时间已到。
开发过程中充分利用开发板的器件资源使操作简单化结果可视化。
关键字ispLSI1016E 可编程逻辑器件音乐闹钟一、引言目前在数字系统设计中广泛使用的可编程逻辑器件(Programmable Logic Device,简称PLD) 属于LSI中的半用户定制电路。
由于PLD具有结构灵活、性能优越、设计简单等特点,因而在不同应用领域中受到广泛重视,是构成数字系统的理想器件。
在系统编程(In System Programmable,简称ISP)技术是90年代发展起来的一种PLD技术。
所谓在系统编程,是指可以在用户自己设计的目标系统上、为实现预定逻辑功能而对逻辑器件进行编程或改写。
ISP技术是美国Lattice公司于1991年率先推出的,该公司将ISP技术应用到高密度可编程逻辑器件(HDPLD)中,形成了ispLSI系列高密度在系统可编程逻辑器件[1]。
学习和运用ISP技术成为了目前设计数字电路的主流,通过课程设计的八个作业的设计和实现,学习ISP设计的过程和流程,并掌握初步的Verilog程序的设计能力[2]。
结合实际情况,综合应用开发板的资源,本文开发一款音乐闹钟,实现的功能如下:1)显示时间;2)设置闹钟;3)在设置的时间到达到时,触发产生音乐,标识时间到达。
余下章节将详细的介绍设计的原理和编程实现过程。
嵌入式系统原理与应用第7章电脑自动打铃器设计与实现

系统功耗分析及优化
介绍如何分析和优化自动打铃器的功耗,以延长系统的使用时间。
系统的稳定性分析及解决方案
讲解如何分析和解决自动打铃器中可能出现的稳定性问题,以确保系统的可 靠性。
自动打铃器应用的拓展
探讨自动打铃器在其他领域的应用,如医疗、交通和家居等,以发掘新的应用场景。
实际应用案例分析
通过实际案例分析,展示自动打铃器在真实环境中的应用效果和实际价值。
嵌入式系统设计的未来发展趋 势
展望嵌入式系统设计的未来发展趋势,包括技术创新和应用领域的拓展。
时钟模块实现
介绍如何在自动打铃器中实现时钟模块,以确保准确的铃声触发。
蜂鸣器驱动设计
讲解如何设计和驱动蜂鸣器,以产生清晰而有力的铃声。
LCD显示设计
介绍如何设计和实现LCD显示,以提供直观的时间和状态信息。
输入按键设计
讲解如何设计输入按键以控制自动打铃器的设置和操作。
定时器模块的使用
探讨如何使用定时器模块来触发自动打铃事件,并讲解其原理和实现方法。
自动打铃器设计思路
讨论设计自动打铃器的关键思路和原则,以确保系统的稳定性和可靠性。
硬件平台选择
介绍选择适合自动打铃器的硬件平台的考虑因素,并评估不同平台的优缺点。
软件平台选择
分析并比较不同软件平台的特点,帮助选择适合自动打铃器的软件开发环境。
电路设计
详细说明自动打铃器的电路设计,包括时钟模块、蜂鸣器驱动、LCD显示和输入按键等。
嵌入式系统原理与应用第 7章电脑自动打铃器设计 与实现
在这一章中,我们将介绍电脑自动打铃器的设计与实现。通过这个案例,我 们将了解嵌入式系统的概念以及其在实际应用中的作用。
嵌入式系统概述
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
.- 自动打铃系统设计说明书 学 生 姓 名: 罗 衡 学 号:14092500060 专 业 班 级:电子09-2BF 报告提交日期:2011-11-28
湖 南 理 工 学 院 物 电 学 院 .- 目 录 一、题目及要求简介···············································1
1.设计题目···················································· 1 2.总体要求简介················································ 1 二、设计方案说明················································· 1
三、各部分功能介绍及程序······································· 2
1.系统框图···················································· 2 2.选择的FPGA芯片及配置······································· 2 3.各模块(元件)说明·········································· 2 四、仿真结果····················································· 4
1.计时进位···················································· 4 2.手动校时···················································· 5 3.六点整闹铃·················································· 5 五、说明·························································· 5
1.输入激励信号说明············································ 5 2.输出结果说明················································ 6 六、源程序························································ 6
1.顶层模块···················································· 6 2.模式控制子模块·············································· 7 3.计时及调整子模块············································ 8 4.闹铃及调整子模块············································10 5.显示子模块··················································11 七、参考文献·····················································14 .- 一、设计题目及要求简介 1.设计题目 基于FPGA的自动打铃系统的设计与实现 2.总体要求简介 (1)基本计时和显示功能 ① 24小时制显示 ② 动态扫描显示 ③ 显示格式:88-88-88 (2)能设置当前时间(含时、分) (3)能实现基本打铃功能,上午06:00起床铃,打铃5秒 二、设计方案说明 本系统采用自顶向下的模块化设计方法,将数字闹钟按照功能实现分为模式控制模块、计时及调整模块、闹铃及调整模块、显示模块。系统调整部分软件控制流程示意图如图2-1所示。
图2-1 ↓
↓ ↓
↓
↓ ↓
↓ ↓
开始 mode 计时功能 turn change
闹铃功能 调整小时 调整分钟 返回计时 LD_hour亮 LD_min亮 校时功能 调整小时 调整分钟 返回计时 LD_alert亮
→ → →
↔ ↔ → 切换 切换 ←
0 1 2 .- 三、各部分功能介绍及程序 1.系统框图 顶层电路主要由FPGA实现,输出信号接到八位数码管、LED指示灯及扬声器上,系统框图如图3-1所示。
图3-1 2.选择的FPGA芯片及配置 本系统选择ACEX1K系列的EP1K10TC100-3芯片,由于FPGA器件是基于SRAM结构的,具有易失性,在此采用被动串行配置(PS)方式,由外部的计算机控制配置过程,使用USB-Blaster下载电缆下载程序。 3.各模块(元件)说明 3.1 顶层文件端口说明 module alarmclock(clk,clk_1k,mode,change,turn,sel,decodeout,alert, LD_alert,LD_hour,LD_min); input clk,clk_1k,mode,change,turn; output alert,LD_alert,LD_hour,LD_min;
clk clk_1k mode turn change
八位数码管显示模块
Alert LD_alert LD_hour LD_min sel decodeout
顶 层 模 块
Altera ▶
▶ ▶
▃ .- output[2:0] sel; output[7:0] decodeout; reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin; reg[1:0] m,fm,num1,num2,num3,num4; reg[1:0] loop1,loop2,loop3,loop4,sound; reg LD_alert,LD_hour,LD_min; reg clk_1HZ,clk_2HZ,minclk,hclk; reg alert1,ear; reg count1,count2,counta,countb; wire ct1,ct2,cta,ctb,m_clk,h_clk; reg [2:0] sel; reg [7:0] decodeout; 3.2 顶层文件引脚映射说明 输入引脚5个,输出引脚15个,映射关系如图3-2所示。
图3-2 .- 3.23各子模块说明 ①模式控制子模块 此模块通过mode信号0、1、2三种状态的控制,使系统分别在计时、闹铃、校时三种模式下工作。 ②计时及调整子模块 当mode信号为0时,在基准时钟信号clk下,系统按60进制加1计时;当mode信号为2时,若检测到turn信号的脉冲时,在校对小时和分钟之间作切换,当前的调整状态可通过LD_hour或LD_min指示灯查看,change信号每来一个脉冲,计数器加1,这样可以将系统当前的时间调到任意时刻。 ③闹铃及调整子模块 此模块下,mode信号为2,当检测到turn信号的脉冲时,闹铃定时在小时和分钟之间作切换,当前的调整状态可通过LD_hour或LD_min指示灯查看,change信号每来一个脉冲,计数器加1,这样可以给系统设置任意时刻的闹铃,设置完成之后LD_alert指示灯会常亮(注:此模块程序中已经加入了六点整闹铃控制语句)。 ④显示子模块 此模块用于将实时时间(包括调整过程中时钟的状态)输出到八位数码管中,通过sel信号位选的控制动态扫描显示当前时钟。 四、仿真结果 1.计时进位(以23:59:59为例) 当秒计时满59时,向分钟进位并重新开始计时;当分钟计时满59时,向小时进位并重新开始计时;当小时计时满23时,清零并重新开始计时,23:59:59时刻后从00:00:00重新开始计时,仿真波形如图4-1所示。
图4-1 .- 2.手动校时(以06:05为例) 给mode输入2个连续的高脉冲使系统进入校时模式,再给change输入6个连续高脉冲使小时调到六点,此过程中LD_hour指示灯亮,再给turn一个高脉冲切换到调分钟状态,再给change输入5个连续高脉冲使小时调到五分钟,此过程中LD_min指示灯亮,再给mode一个高脉冲回到计时模式,此后系统从06:05分开始计时,仿真波形如图4-2所示。
图4-2 3.六点整闹铃 闹铃指示灯LD_alert常亮表明已经设置闹铃,06:00开始闹铃5秒,仿真波形如图4-3所示。
图4-3 五、说明 1.输入激励信号说明 clk:标准时钟信号; clk_1k:数码管扫描时钟; mode:功能模式控制信号,为0:计时功能; 为1:闹铃功能; 为2:校时功能;