海南大学 数字电子技术基础课件 第七章 存储器
合集下载
7数字电子技术基础第七章
通常将每个输出代码叫一个“字”，并把 W0—W3叫做字线，把D0—D3叫做位线（或数据 线），而A1、A0称为地址线。输出端的缓冲器用来 提高带负载的能力，并将输出的高、低电平变换为
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
标准的逻辑电平。同时，通过给定 EN 信号实现对 输出的三态控制。
在读取数据时，只要输入指定的地址码并
令 EN = 0 ，则指定地址内各存储单元所存数据就会出现 在数据线上.
相当 于负 载电 阻
2、可编程只读存储器(PROM)
在开发数字电路新产品的过程中，设计人员经常 需要按照自己的设想得到存有所需内容的ROM。这 时可通过将所需内容自行写入PROM而得到要求的 ROM。
PROM的总体结构与掩模ROM一样，同样由存 储矩阵、地址译码器和输出电路组成。不过在出厂 时已经在存储矩阵的所有交叉点上全部制作了存储 元件，即相当于在所有存储单元中都存入了1。
由于计算机处理的数据量越来越大，运算速度越 来越快，这就要求存储器具有更大的存储容量和更快 的存取速度 。通常都把存储量和存取速度作为衡量存 储器性能的重要指标。目前动态存储器的容量已达位 109位/片。一些高速随机存储器的存取时间仅10ns左 右。
一、半导体存储器的分类 1、以存、取功能分 ：
只读存储器（Read-Only Memory，简称 ROM） 随机存储器（Random Access Memory，简称RAM）
3 、 可擦除可编程只读存储器（EPROM）
由于可擦除的可编程ROM(EPROM)中存 储的数据可以擦除重写，因而在需要经常修改 ROM中内容的场合，经常使用EPROM。分:
紫外线擦除的EPROM，也称UVEPROM。 电信号可擦除的EPROM 简称E 2 PROM 快闪存储器（Flash Memory）
精品课件-数字电子技术-第7章
(D3 23 +D2
22
+D121+D0 20 )
（7.1.2）
第7章 数/模(D/A)与模/数(A/D)转换器
对于n位输入的权电阻网络D/A转换器， 当负反馈电阻取 为R/2时， 输出电压为
vO
=
VREF 2n
(Dn1 2n1 +Dn2 2n2 + …
+D121+D0 20 )
=
VREF 2n
第7章 数/模(D/A)与模/数(A/D)转换器
第７章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A转换器 7.2 A/D转换器 7.3 集成D/A转换器Multisim 10仿真实验 实验与实训 本章小结 习题
第7章 数/模(D/A)与模/数(A/D)转换器
7.1 D/A 7.1.1 权电阻网络D/A
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路还可以看出， 由于工作在线性反相 输入状态的运算放大电器的反相输入端相当于接地（虚地）， 所以无论模拟开关Si合于何种位置， 与Si相连的倒T型2R电阻 支路从效果上看总是接“地”的， 即流经每条倒T型2R电阻 支路的电流与模拟开关Si的状态无关； 从R—2R倒T型电阻网 络的A、 D、 C、 D每个节点向左看， 每个二端网络的等效 电阻均为R， 故从基准电压UREF输出的电流恒为I=UREF/R， 而流经倒T型2R电阻支路的电流从高位到低位按2的负整数幂 递减， 从右到左分别为I3=I/2， I2=I/4， I1=I/8 ， I0=I/16。
第7章 数/模(D/A)与模/数(A/D)转换器
由图7.1.2所示电路， 有
iΣ =I3 +I2 +I1+I0
数字电子技术基础PPT第7章 存储器
第7章 存 储 器
存储器是一种能存储大量二进制信息的电子器件，它是由许多 存储单元组成的。每个存储单元都有唯一的地址代码加以区分，能 存储1位（或1组）二进制信息，存储器被大量用在嵌入式（单片机） 系统中。本章主要介绍只读存储器与随机存储器的结构、工作原理 与实际的存储器
7.1 只读存储器 7.1.1 只读存储器概述 只读存储器（ROM）的特点是存储单元断电后，数据不会丢失。 1．不可写入数据的只读存储器 （1）二极管ROM 以二极管作为存储单元的存储器。 （2）掩模存储器（MROM，Mask ROM） 掩模只读存储器是数据在存储器的制作过程中就永久地保存在存储阵列中的只读存 储器。 2．可写入数据的存储器 （1）一次编程存储器（PROM，Programmable ROM） 一次编程存储器是用户使用专用编程设备可以进行一次编程的只读存储器。 （2）可擦除存储器（EPROM，Erasable Programmable ROM） 可擦除只读存储器，常用的紫外线可擦除可编程只读存储器（UV EPROM）是可 用紫外线擦除数据、用专用编程设备写入数据的只读存储器。擦除数据时，需要将 该存储器芯片用紫外光照射几十分钟。 （3）电擦除存储器（E2PROM，Electrical Erasable Programmable ROM） 电可擦除可写入的只读存储器，是电擦除、写入数据的只读存储器。数据的擦除与 写入在毫秒数量级。 （4）快闪存储器（FLASH ROM） 快闪电可擦除、写入存储器，是读写速度更快、容量更大的电可擦除可写入的只读 存储器。
（4）闪速存储器 闪速（FLASH）存储器按照存储矩阵的结构不同，分为NOR及NAND两类，其 矩阵结构与前述掩模存储器基本相同。 FLASH与E2PROM的主要区别是E2PROM具有位擦除能力，而FLASH存储器不 具有这个能力，只能块或字节擦除，因此存储单元可以使用一个浮栅MOS管实现， 占有更小的面积，具有更大的容量。 NOR FLASH读写速度较NAND FLASH快，可以块或字节为单位读写. NAND FLASH的单元尺寸比NOR FLASH的小，因此同样大小的芯片面积， NAND FLASH的容量比NOR FLASH大得多。
存储器是一种能存储大量二进制信息的电子器件，它是由许多 存储单元组成的。每个存储单元都有唯一的地址代码加以区分，能 存储1位（或1组）二进制信息，存储器被大量用在嵌入式（单片机） 系统中。本章主要介绍只读存储器与随机存储器的结构、工作原理 与实际的存储器
7.1 只读存储器 7.1.1 只读存储器概述 只读存储器（ROM）的特点是存储单元断电后，数据不会丢失。 1．不可写入数据的只读存储器 （1）二极管ROM 以二极管作为存储单元的存储器。 （2）掩模存储器（MROM，Mask ROM） 掩模只读存储器是数据在存储器的制作过程中就永久地保存在存储阵列中的只读存 储器。 2．可写入数据的存储器 （1）一次编程存储器（PROM，Programmable ROM） 一次编程存储器是用户使用专用编程设备可以进行一次编程的只读存储器。 （2）可擦除存储器（EPROM，Erasable Programmable ROM） 可擦除只读存储器，常用的紫外线可擦除可编程只读存储器（UV EPROM）是可 用紫外线擦除数据、用专用编程设备写入数据的只读存储器。擦除数据时，需要将 该存储器芯片用紫外光照射几十分钟。 （3）电擦除存储器（E2PROM，Electrical Erasable Programmable ROM） 电可擦除可写入的只读存储器，是电擦除、写入数据的只读存储器。数据的擦除与 写入在毫秒数量级。 （4）快闪存储器（FLASH ROM） 快闪电可擦除、写入存储器，是读写速度更快、容量更大的电可擦除可写入的只读 存储器。
（4）闪速存储器 闪速（FLASH）存储器按照存储矩阵的结构不同，分为NOR及NAND两类，其 矩阵结构与前述掩模存储器基本相同。 FLASH与E2PROM的主要区别是E2PROM具有位擦除能力，而FLASH存储器不 具有这个能力，只能块或字节擦除，因此存储单元可以使用一个浮栅MOS管实现， 占有更小的面积，具有更大的容量。 NOR FLASH读写速度较NAND FLASH快，可以块或字节为单位读写. NAND FLASH的单元尺寸比NOR FLASH的小，因此同样大小的芯片面积， NAND FLASH的容量比NOR FLASH大得多。
精品课件-数字电子技术-第7章
第7章 集成逻辑门电路简介
7.4 已知电路和输入信号的波形如图7.12所示，信号 的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试 画出：（1） 不考虑tpd影响时的波形；（2） 考虑tpd影响
第7章 集成逻辑门电路简介
图7.12 题7.4图
第7章 集成逻辑门电路简介
7.5 电路如图7.13所示。（1） 分别写出Y1、Y2、Y3、 Y4的逻辑函数表达式；（2） 若已知A、B、C的波形，试分别 画出Y1、Y2、Y3、Y4
(4) DE段。当UI≥1.4 V时，V2、V5饱和，V4截止，输 出为低电平, 与非门处于饱和状态, 所以把DE段称为饱和
第7章 集成逻辑门电路简介
4. （1） 输出高电平UOH和输出低电平UOL。电压传输特性 曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。 一般产品规定UOH≥2.4 V，UOL＜0.4 V （2） 阈值电压Uth。电压传输特性曲线转折区中点所 对应的输入电压为Uth，也称门槛电压。一般TTL与非门的 Uth≈1.4 V
Y=Y1·Y2
第7章 集成逻辑门电路简介
图7.4 实现“线与”功能的电路
第7章 集成逻辑门电路简介
但是普通TTL逻辑门的输出端是不允许直接相连的，如 图7.5所示电路：设门1的输出为高电平（Y1=1）， 门2的输 出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通， 这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、 V5
第7章 集成逻辑门电路简介
（3） 关门电平UOFF和开门电平UON。保证输出电平为 额定高电平（2.7 V左右）时，允许输入低电平的最大值， 称为关门电平UOFF。通常UOFF≈1 V ， 一般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3 V）时， 允许输入高电平的最小值，称为开门电平UON。通常 UON≈1.4 V，一般产品要求UON≤1.8 V
数字电子技术基础-第7章-半导体存储器PPT课件
（二）具有两个地址译码器的ROM 的一般结构
二、ROM的基本耦合单元
（一）掩模ROM（MROM）的基本耦合 单元
1. MOS管构成的基本耦合单元
2. 双极型三极管构成的基本耦合单元
（二）一次可编程ROM（OTPROM）的 基本耦合单元
1． 熔丝型的OTPROM的基本耦合单元
2． 结破坏型的OTPROM的基本耦合单元
第七章 半导体存储器
7-1 7-2 7-3 7-4 7-7
作业
第一节 存储器的基本概念和分类 第二节 半导体存储器
第三节 只读存储器（ROM）
第一节 存储器的基本概念和分类
一、存储器的基本概念 二、存储器的分类
第二节 半导体存储器
一、半导体存储器的分类 （一）从制造工艺的角度分类 （二）从工作方式的角度分类 二、半导体存储器的三个主要技术指标
X ( A, B,C, D) m（2，3，4，5，8，9，15） Y ( A, B,C, D) m（6，7，10，11，14，15） M ( A, B,C, D) m（0，3，6，9，12） N ( A, B,C, D) m（7，11，13，14，15）
Q( A, B,C, D) m (0,1,2,3)
CS
O7
OE U2
（二）扩展字数
第四节 随机存取存储器（RAM）
一、RAM的基本结构
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
第三节 只读存储器（ROM）
数字电子技术第7章.pdf
沿来到时，才能将预置输入端D、C、B、A的数据送至输出端，
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
即QDQCQBQA=DCBA。
P、T为计数器允许控制端，高电平有效，只有当Cr=LD=1， PT=1，在CP作用下计数器才能正常计数。当P、T中有一个为低 时，各触发器的J、K端均为0，从而使计数器处于保持状态。 P、T的区别是T影响进位输出OC，而P则不影响OC。
第7章 常用集成时序逻辑器件及应用
② 同步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM-1状态时，利用SM-1状态译码产生清0信号并反馈到同 步清0端，要等下一拍时钟来到时，才完成清0动作，使计数器 返回S0。
可见，同步清0没有过渡状态，如图中实线所示。
第7章 常用集成时序逻辑器件及应用
① 异步清0。计数器在S0~SM-1共M个状态中工作，当计数 器进入SM状态时，利用SM状态进行译码产生清0信号并反馈到 异步清0端，使计数器立即返回S0状态。
由 于 是 异 步 清 0 ， 只 要 SM 状 态 一 出 现 便 立 即 被 置 成 S0 状 态，因此SM状态只在极短的瞬间出现，通常称它为“过渡态”。 在计数器的稳定状态循环中不包含SM状态。
第7章 常用集成时序逻辑器件及应用
① 同步置0法（前M个状态计数）。 选用S0~SM-1共M个状态计数，计到SM-1时使LD=0，等下一 个CP来到时使状态置0，即返回S0状态。这种方法和同步清0 法 类似，但必须设置预置输入DCBA=0000。 本例中M=7，故选用 0000~0110 共七个状态，计到 0110 时 同步置0，画出其态序表，设计反馈逻辑LD=QCQB，画逻辑图。
第7章 常用集成时序逻辑器件及应用
采用同步置数法：置数法是通 过控制同步置数端LD和预置输入端 DCBA来实现模M计数器。由于置 数状态可在N个状态中任选取，因 此实现的方案很多。
《数字电子技术 》课件第7章
当电容持续充电至电容两端电压UC ≥ (2/3)UDD 时, UTH =UC ≥( 2/3)UDD, 又有UTR>13UDD, 那么输出就由暂稳状态“1” 自动返回稳定状态“0”。
3. 暂稳状态持续的时间又称输出脉冲宽度， 用tW表示。 它由电路中电容两端的电压来决定， 可以用三要素法求得 tW≈1.1RC。 当一个触发脉冲使单稳态触发器进入暂稳定状态以后， 在随后tW时间内的其他触发脉冲对触发器就不起作用了； 只 有当触发器处于稳定状态时， 输入的触发脉冲才起作用。
q RA RA RB
图7.14 可调占空比的多谐振荡器
2. 石英晶体振荡器 石英晶体J电路符号如图7.15(a)所示， 它是将切成薄片 的石英晶体置于两平板之间构成的， 在电路中相当于一个高 Q(品质因数)选频网络， 其电抗频率特性如图7.15(b)所示。
图7.15
(a) 石英晶体的电路符号； (b)
若控制端S悬空或通过电容接地, 则
若控制端S外接控制电压US， UR1=US而
图7.6所示为S端悬空或通过电容接地的施密特触发器电压 传输特性， 同时也反映了回差电压的存在， 而这种现象称为 电路传输滞后特性。 回差电压越大， 施密特触发器的抗干扰 性越强， 但施密特触发器的灵敏度也会相应降低。
典型延时电路如图7.11所示， 与定时电路相比， 其区别 主要是电阻和电容连接的位置不同。电路中的继电器KA为常 断继电器， 二极管VD的作用是限幅保护。
图7.11 延时电路
2) 分频 当一个触发脉冲使单稳态触发器进入暂稳状态时， 在此 脉冲以后时间tW内，如果再输入其他触发脉冲， 则对触发 器的状态不再起作用； 只有当触发器处于稳定状态时， 输入 的触发脉冲才起作用， 分频电路正是利用这个特性将高频率 信号变换为低频率信号， 电路如图7.12所示。
精品课件-数字电子技术及应用-第7章
第七章 存储器与可编程逻辑器件
图7－1-2 (a)电路图；(b)字的读出方法
第七章 存储器与可编程逻辑器件
读出数据时，首先输入地址码，并使 EN 0，在数据
输出端 D3 ~ D0 可获得该地址所存储的数据字。例如，在图
7-1-2 中，A1A0 =10 时，字选线 W2=1，而 W0 = W1 = W3 = 0， 字线上的高电平通过接有二极管的位线 Y3、Y2、Y1，使 D3 = D2 = D1 = 1，位线与的交叉处无二极管，故 D0 = 0，结果输出数 据字 D3D2 D1D0 =1110。按此分析，类似可以得到该图输入其 它地址码时的输出，为了更明白地表述读字的方法，可用图 7-1-2（b）表示。
(2)MOS管固定ROM。MOS管固定ROM也是由地址译码器、存 储矩阵和输出电路三部分组成，但它们都是用MOS管构成的。 图7－1－3是4×4位NMOS管固定ROM，即把图7－1－2电路的存 储矩阵中有二极管的位置，都换成了NMOS管（注意：在LSI中， MOS管大都做成源、漏对称结构）。
第七章 存储器与可编程逻辑器件 图7－1-3
第七章 存储器与可编程逻辑器件
输出缓冲器是ROM的数据读出电路，通常用三态门构成， 它不仅可以实现对输出数据的三态控制，方便与系统总线连接， 还可提高存储器的负载能力。
第七章 存储器与可编程逻辑器件 图7－1－1
第七章 存储器与可编程逻辑器件
7.1.2 ROM的编程及分类 1．分类 （1）按制造工艺分：二极管ROM、双极型ROM、MOS型ROM。 （2）按存入方式分：固定ROM和可编程ROM。 （3）可编程ROM细分：一次可编程存储器PROM、光可擦
第七章 存储器与可编程逻辑器件
3）EPROM PROM只能编程一次，所以一旦出错,芯片只好 报废。而EPROM克服了PROM的缺点，它允许对芯片反复改写， 当所存内容需要更新时，可以用特定的方法擦除并重新写入信 息。
数字电子技术基础--第七章(第五版)课件PPT
相当存1。
A3 A2
A1
A0
该存储器的容量=?
+V D
存储
D
R
R•••
R R 矩阵
Y0
Y1
•
•
位线
•
Y 14
Y 15
•••
S3 I0
I1
I14
I15
S2 S1
16 线 -1 线 数 据 选 择 器
S0
Y
D0
11
二、可编程ROM（PROM）
有一种可编程序的 ROM ，在出厂时全部存 储 “1”，用户可根据需要将某些单元改写为 “0”,但是，只能改写一次，称为 PROM。
地
译
址
码
存储矩阵
输
器
入
控制信号输入
( CS 、R/W)
读/写控制电路
图 8.1.4
数据输入/输出
25
（1）地址译码器
译码 单译码 ---n位地址构成 2n 条地址线。若n=10，则有1024条地址线 方式 双译码 --- 将地址分成两部分，分别由行译码器和列译码器共同译码
其输出为存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。
0111
1
0101
0110
0
0110
0101
1
0110
0100
0
0111
0100
1
0111
0101
0
1000
1100
1
1000
1111
0
1001
1101
1
1001
1110
0
1010
1111
1
1010
《数字电子技术基础》课件
数字信号的特点与优势
总结词
易于存储、传输和处理
详细描述
数字信号可以方便地存储在各种存储介质上，如硬盘、光盘等，并且可以轻松地 进行传输，如通过互联网或数字电视广播。此外，数字信号还可以通过各种数字 信号处理技术进行加工处理，如滤波、压缩、解调等。
数字信号的特点与优势
总结词：灵活性高
详细描述：数字信号可以方便地进行各种形式的变换和处理，如时域变换、频域 变换等，使得信号处理更加灵活和方便。
存储器设计
实现n位静态随机存取存储器（SRAM）。
移位器设计
实现n位左/右移位器。
微处理器设计
实现简单的微处理器架构。
CHAPTER 04
数字信号处理
数字信号的特点与优势
总结词
清晰、稳定、抗干扰能力强
详细描述
数字信号以离散的二进制形式表示，信号状态明确，不易受到噪声和干扰的影 响，具有较高的稳定性和抗干扰能力。
数字系统集成测试
对由多个数字电路组成的数字系统进 行集成测试，确保系统整体功能和性 能达标。
THANKS FOR WATCHING
感谢您的观看
对数字电路进行全面测试，确保产品质量 ，提高客户满意度。
数字电路的调试方法与技巧
分段调试
将数字电路分成若干段，逐段进行调试，以 确定问题所在的位置。
仿真测试
利用仿真软件对数字电路进行测试，模拟实 际工作情况，以便发现潜在问题。
逻辑分析
使用逻辑分析仪对数字电路的信号进行实时 监测和分析，以便快速定位问题。
编码器和译码器的应用
编码器和译码器在数字电路中有 着广泛的应用，如数据转换、数 据传输和显示驱动等。
CHAPTER 03
数字系统设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
干位A0~Ai译成某一条字线有效，从存储矩阵中选中
一行存储单元；列地址译码器将输入地址代码的其 余若干位(Ai+1~An-1)译成某一根输出线有效，从字线 选中的一行存储单元中再选一位(或n位)，使这些被 选中的单元与读/写电路和I/O(输入/输出端)接通，以
便对这些单元进行读/写操作。
《数字电子技术基础》
真值表
0 0 0 1 0 1
0 1 1 0 1 1
1 0 0 1 0 0
1 1 1 1 1 0
《数字电子技术基础》
《数字电子技术基础》
7.2.2 可编程只读存储器（PROM）
产品出厂时存的全是1，用户可一次性写入，即 把某些1改为0。但不能多次擦除。 存储单元多采用熔丝－－低熔点金属或多晶硅。 写入时设法在熔丝上通入较大的电流将熔丝烧断。
V8 I/ O I/ O
V7 Y
V8 I/ O
(a )
(b )
图 9-13 SRAM存储单元 (a) 六管NMOS存储单元； (b)六管CMOS存储单元
《数字电子技术基础》
是由六个NMOS管(V1~V6)组成的存储单元。V1、V2构成的反相 器与V3、V4构成的反相器交叉耦合组成一个RS触发器，可存 储一位二进制信息。Q和Q是RS触发器的互补输出。V5、V6是 行选通管，受行选线X(相当于字线)控制，行选线X为高电平 时Q和Q的存储信息分别送 至位线D和位线D。V7 、 V8是列选通管，受列选线 Y控制， 列选线Y为高电 平时，位线D和D上的信 息被分别送至输入输出线 I/O和I/O，从而使位线上 的信息同外部数据线相通。
如，某动态存储器的容量为109位/片。
存取速度：用完成一次存取所需的时间表示。高速
存储器的存取时间仅有10ns左右。
《数字电子技术基础》
分类： 只读存储器 ROM (Read- Only Memory) 按 功 能 只能读出不能 写入,断电不失 随机存储器 RAM (Random Access Memory)
《数字电子技术基础》
SRAM结构
1024字×4位（2114）
《数字电子技术基础》
二、SRAM的静态存储单元
行选 线 X UDD 位 位 线 D V5 Q V1 V3 V2 V4 Q V6 线 D 位 线 D V1 V3 V5 V6 存储 单元 V2 UDD V4 位 线 D X
V7 I/ O
列选 线 Y
掩模ROM 可编程ROM（PROM） (Programmable ROM) 可擦除可编程ROM （EPROM） (Erasable PROM)
电可擦除 紫外线擦除
UVEPROM
(Ultra-Violet)
EEPROM (Electrically) Flash Memory
快闪存储器
静态存储器SRAM (Static RAM) 动态存储器DRAM (Dynamic RAM)
《数字电子技术基础》
UC C 字线 Wi 字线
熔数字电子技术基础》
16字×8位的PROM
十 六 条 字 线
20V
八 条 位 线
编程脉冲 十几微秒
《数字电子技术基础》
读出时,读出放大器AR工作,写入放大器AW不工作。
写入时,在位线输入编程脉冲使写入放大器工作,且输出 低电平,同时相应的字线和VCC提高到编程电平,将对应的熔 丝烧断。 缺点：不能重复擦除。
《数字电子技术基础》
第七章 半导体存储器
本章的重点：
1．存储器的基本工作原理、分类和每种类型存储器的特 点； 2．扩展存储器容量的方法； 3．用存储器设计组合逻辑电路的原理和方法。 因为存储器几乎都作成LSI器件，所以这一章的重点内容 是如何正确使用这些器件。存储器内部的电路结构不是课程 的重点。
《数字电子技术基础》
一、紫外线擦除的只读存储器（UVEPROM） EPROM的存储单元采用浮栅雪崩注入MOS管(Floatinggate Avalanche-Injuction Metal-Oxide-Semiconductor, 简称 FAMOS管)或叠栅注入MOS管(Stacked-gate Injuction MetalOxide-Semiconductor, 简称SIMOS管)。 图 9-8是SIMOS管的 结构示意图和符号，它是一个N沟道增强型的MOS管，有Gf和 Gc两个栅极。Gf栅没有引出线，而是被包围在二氧化硅(SiO2) 中，称之为浮栅，Gc为控制栅，它有引出线。
在一起，所以一个脉冲就可擦除全部单元。
3. 读出：源极接地，字线为5V逻辑高电平。 快闪存储器特点：集成度高，容量大，成本低， 使用方便。
《数字电子技术基础》
7.3 随机存储器（RAM）
特点：RAM在工作时可随时对任意指定单元进
行读或写操作。使用方便、灵活。但切断电源后，所
存信息就会丢失。 分为静态随机存储器SRAM和动态随机存储器 DRAM两种。也可称为读写存储器。 7.3.1 静态随机存储器SRAM
一、基本结构和工作原理
SRAM主要由存储矩阵、地址译码器和读/写控 制电路三部分组成，其框图如图所示。
《数字电子技术基础》
《数字电子技术基础》
存储矩阵由许多存储单元排列组成，每个存储
单元能存放一位二值信息(0或1)，在译码器和读/写 电路的控制下，进行读/写操作。 地址译码器一般都分成行地址译码器和列地址 译码器两部分， 行地址译码器将输入地址代码的若
《数字电子技术基础》
ROM的存储单元可以用二极管构成，也可以 用双极型三极管或MOS管构成。存储器的容量用 存储单元的数目来表示，写成“字数乘位数”的形 式。对于上图的存储矩阵有2n 个字， 每个字的字
长为m，因此整个存储器的存储容量为2n×m位。
存储容量也习惯用K(1 K=1024)为单位来表示，例
如1 K×4、 2 K×８ 和 64 K×1的存储器，其容量
分别是 1024×4 位、 2048×8 位 和 65536×1 位。
《数字电子技术基础》
地址译码器：根据地址输入，在存储矩阵中选 出指定的字对应的单元，把数据送往输出缓冲器。
输出缓冲器是ROM的数据读出电路，通常用三 态门构成，它不仅可以实现对输出数据的三态控制， 以便与系统总线联接， 还可以提高存储器的带负载 能力。
《数字电子技术基础》
7.2 只读存储器(ROM)
7.2.1 掩模只读存储器 ROM主要由地址译码器、存储矩阵和输出缓冲器 三部分组成， 其基本结构如图 所示。
《数字电子技术基础》
A0 A1
地 址 译 码 器
W0 W1
信息单元 (字) 存储矩阵 „ „ 存储单元
„
„
An-1
n W2 -1
三态控制
输出缓冲器 „ Dm－1 D0
读/写控制电路用于对电路的工作状态进行控制。
CS称为片选信号，当CS=0时，RAM工作，CS=1时，
所有I/O端均为高阻状态，不能对RAM进行读/写操
作。称为读/写控制信号。R/W=1 时，执行读操作，
将存储单元中的信息送到I/O端上；当R/W=0时，执
行写操作，加到I/O端上的数据被写入存储单元中。
《数字电子技术基础》
S
Gf
Gc
D
S iO 2
D N＋ N＋ Gc P Gf
工作原理： 若 G f 上充以负电荷，则 若 G f 上未充负电荷，则 G c 处正常逻辑高电平下不 G c 处正常逻辑高电平下导 导通 通
S
《数字电子技术基础》
若在漏极D端加上约几十伏的脉冲电压，使得沟道中的 电场足够强，则会造成雪崩，产生很多高能量的电子。此时 若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可 以使沟道中的电子穿过氧化层面注入到Gf，于是Gf栅上积累 了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很 小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通 常浮栅上的电荷10年才损失30%)。
采用新型隧道氧化层MOS管。
该管特点： 1. 隧道层在源区； 2. 隧道层更薄－－10～15nm。在控制栅和源极 间加12V电压即可使隧道导通。
《数字电子技术基础》
存储单元的工作原理：
1. 写入利用雪崩注入法。源极接地；漏极接6V； 控制栅12V脉冲，宽10s。 2. 擦除用隧道效应。控制栅接地；源极接12V脉 冲，宽为100ms。因为片内所有叠栅管的源极都连
S Gf Gc D S iO 2
D N＋ N＋ Gc P Gf S
《数字电子技术基础》
如果浮栅Gf上积累了电子，则使该MOS管的开启电压变 得很高。此时给控制栅(接在地址选择线上)加+5V电压时，该 MOS管仍不能导通，相当于存储了“1”；反之，若浮栅Gf上 没有积累电子，MOS管的开启电压较低，因而当该管的控制 栅被地址选中后，该管导通，相当于存储了“0”。 可见，SIMOS管是利用浮栅是否积累负电荷来表示信息 的。这种EPROM出厂时为全“0”，即浮栅上无电子积累， 用户可根据需要写“1”。
《数字电子技术基础》
7.2.3 可擦除的可编程只读存储器（EPROM） 这类ROM利用特殊结构的浮栅MOS管进行编程,
ROM中存储的数据可以进行多次擦除和改写。 最早出现的是用紫外线照射擦除的EPROM (Ultra
-Violet Erasable Programmable Read-Only Memory, 简称
S Gf Gc D S iO 2
D N＋ N＋ Gc P Gf S
《数字电子技术基础》
擦除EPROM的方法是将器件放在紫外线下照射 约20分钟， 浮栅中的电子获得足够能量，从而穿过 氧化层回到衬底中， 这样可以使浮栅上的电子消失， MOS管便回到了未编程时的状态，从而将编程信息 全部擦去，相当于存储了全“0”。 对EPROM的编程是在编程器上进行的，编程器 通常与微机联用。