十六进制7段数码显示译码器设计
数字逻辑知到章节答案智慧树2023年江西理工大学
数字逻辑知到章节测试答案智慧树2023年最新江西理工大学第一章测试1.四位二进制数的最大数是（）。
参考答案:11112.将数1101.11B转换为十六进制数为（）。
参考答案:D.CH3.十数制数2006.375转换为二进制数是（）。
参考答案:11111010110.0114.将十进制数130转换为对应的八进制数（）。
参考答案:2025.四位二进制数0111加上0011等于1010。
（）参考答案:对6.16进制数2B等于10进制数（）。
参考答案:437.16进制数3.2等于2进制数（）。
参考答案:11.0018.十进制数9比十六进制数9小。
（）参考答案:错9.与八进制数(47.3)8等值的数为（）参考答案:(100111.011)2;(27.6)1610.有符号数10100101的补码是（）。
参考答案:1101101111.[X]补＋[Y]补=（）。
参考答案:[X＋Y]补12.十进制数7的余3码是（）。
参考答案:101013.以下代码中为无权码的为（）。
参考答案:余三码;格雷码14.格雷码具有任何相邻码只有一位码元不同的特性。
（）参考答案:对第二章测试1.逻辑函数的表示方法中具有唯一性的是（）。
参考答案:卡诺图;真值表2.在何种输入情况下，“与非”运算的结果是逻辑0。
（）参考答案:全部输入是13.逻辑变量的取值１和０可以表示（）。
参考答案:电位的高、低;真与假;开关的闭合、断开;电流的有、无4.A’+B’等于（）。
参考答案:(AB)’5.以下表达式中符合逻辑运算法则的是（）。
参考答案:A+1=16.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（）参考答案:对7.求Y=A（B+C）+CD的对偶式是（）。
参考答案:(A+BC)(C+D)8.已知逻辑函数Y的波形图如下图，该逻辑函数式是Y=（）。
参考答案:A’BC+AB’C+ABC’9.任意函数的全体最大项之积为1。
（）参考答案:错10.下列哪些项属于函数Y(A、B、C、D)=(A’B+C)’D+AB’C’的最小项（）。
VHDL十六进制
VHDL 设计一个十六进制计数器一、实验目的1．进一步了解VHDL设计方法2．熟悉数码管和LED的显示二、实验所用仪器及元器件1、计算机2、Quartus II 7.2 (32-Bit)软件3、EP2C5实验箱三、实验内容（1）、设计一个十六进制计数器，用一个数码管、8个彩灯循环显示计数状态。
（2）、有清零信号控制，按下后从零开始。
四、设计思路与过程根据实验要求，需要实现在拨码开关或者按键的控制下实现十六进制计数器。
首先，确定输入输出变量：输入：拨码开关a：清零；时钟clk:：提供有效时钟沿；输出SEL-LED：8维向量b:连接8个发光二极管。
输出SEL-DATA ：8维向量b:连接8个发光二极管。
其次，确定电路工作状态因为要实现计数十六进制计数器，所以首先要实现在时钟控制下实现计数；还要考虑到清零信号；再次，实现对计术状态的表示；也就是让计数状态用数码管和LED显示出来。
具体程序如下：五、VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count16 ISPORT(CLK5 :IN STD_LOGIC;RST :IN STD_LOGIC;SEG_SEL :OUT STD_LOGIC_VECTOR(2 DOWNTO 0);SEG_DA :OUT STD_LOGIC_VECTOR(7 DOWNTO 0);LED :OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END count16;ARCHITECTURE BEHA VE OF count16 ISSIGNAL SHIFT_CNT,TEMP :STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL CNT_V ALUE :STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK5)BEGINIF RST='1' THEN TEMP <="0000";ELSIF CLK5'EVENT AND CLK5='1' THENIF TEMP="1111" THENTEMP <="0000";ELSETEMP<=TEMP+1;END IF;END IF;END PROCESS;SHIFT_CNT<=TEMP;SEG_SEL<="000";PROCESS(SHIFT_CNT)BEGINCASE SHIFT_CNT ISWHEN "0000" => SEG_DA<=x"3F";LED<="00000001";WHEN "0001" => SEG_DA<=x"06";LED<="00000010";WHEN "0010" => SEG_DA<=x"5B";LED<="00000100";WHEN "0011" => SEG_DA<=x"4F";LED<="00001000";WHEN "0100" => SEG_DA<=x"66";LED<="00010000";WHEN "0101" => SEG_DA<=x"6D";LED<="00100000";WHEN "0110" => SEG_DA<=x"7D";LED<="01000000";WHEN "0111" => SEG_DA<=x"07";LED<="10000000";WHEN "1000" => SEG_DA<=x"7F";LED<="00000001";WHEN "1001" => SEG_DA<=x"6F";LED<="00000010";WHEN "1010" => SEG_DA<=x"77";LED<="00000100";WHEN "1011" => SEG_DA<=x"7C";LED<="00001000";WHEN "1100" => SEG_DA<=x"39";LED<="00010000";WHEN "1101" => SEG_DA<=x"5E";LED<="00100000";WHEN "1110" => SEG_DA<=x"79";LED<="01000000";WHEN "1111" => SEG_DA<=x"71";LED<="10000000";END CASE;END PROCESS;END BEHA VE;六、实验 QuarterII原理图：七、仿真波形八、故障及问题分析本次实验整体比较顺利，但仍旧出现了一个个问题：开始时引脚分配有问题，没有找到与EP2C5有关的引脚，后来找到了。
EDA实验报告
EDA实验报告班级：姓名：目录实验一：七段数码显示译码器设计 (1)摘要 (1)实验原理 (1)实验方案及仿真 (1)引脚下载 (2)实验结果与分析 (3)附录 (3)实验二：序列检测器设计 (6)摘要 (6)实验原理 (6)实现方案及仿真 (6)引脚下载 (7)实验结果与分析 (8)实验三：数控分频器的设计 (11)摘要 (11)实验原理 (11)方案的实现与仿真 (11)引脚下载 (12)实验结果及总结 (12)附录 (12)实验四：正弦信号发生器 (14)摘要 (14)实验原理 (14)实现方案与仿真 (14)嵌入式逻辑分析及管脚下载 (16)实验结果与分析 (17)附录 (18)实验一：七段数码显示译码器设计摘要：七段译码器是一种简单的组合电路，利用QuartusII的VHDL语言十分方便的设计出七段数码显示译码器。
将其生成原理图，再与四位二进制计数器组合而成的一个用数码管显示的十六位计数器。
整个设计过程完整的学习了QuartusII的整个设计流程。
实验原理：七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。
本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。
例如当LED7S 输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。
接有高电平段发亮，于是数码管显示“5”。
实验方案及仿真：I、七段数码显示管的设计实现利用VHDL描述语言进行FPGA上的编译实现七段数码显示译码器的设计。
运行QuartusII在G:\QuartusII\LED7S\下新建一个工程文件。
新建一个vhdl语言编译文件，编写七段数码显示管的程序见附录1-1。
十六进制7段数码显示译码器设计
十六进制7段数码显示译码器设计一、实验目的1.学习7段数码显示译码器的Verilog的设计，并掌握其原理方法2.学习使用QuartusⅡ软件3.学习设计仿真软件的正确使用方法二、实验原理7段显示译码器是纯组合电路。
通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码器，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD 来实现。
所以首先要设计一段程序（参考以下的真值表1）。
设输入的4位码为A[3:0],输出控制7段共阴数码管的7位数码管的7位数据为LED7S的7位分别接图的共阴数码管的7个段，高位在左，低位在右。
例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
这里没有考虑或者表示小数点的发光管，如果要考虑，需要增加段h,然后将LED7S改为8位输出。
表1 7段译码器真值表输入码输出码代表数据0000 0111111 00001 0000110 10010 1011011 20011 1001111 30100 1100110 40101 1101101 50110 1111101 60111 0000111 71000 1111111 81001 1101111 91010 1110111 A1011 1111100 B1100 0111001 C1101 1011110 D1110 1111001 E1111 1110001 F三、实验任务将设计好的Verilog译码器程序在QuartusⅡ上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
四、实验步骤1.新建一个文件夹DECL_DEMO，然后选择File，点击new，再打开Verilog HDL File文件类型。
译码器和数码显示器实验思考题
译码器和数码显示器实验思考题引言译码器和数码显示器是数字电路中常见的组件，它们在信息处理和显示方面起到重要作用。
本文将探讨译码器和数码显示器的原理、应用以及相关实验思考题。
一、译码器的原理与应用1.1 原理译码器是一种将输入信号转换为输出信号的电路。
其基本原理是根据输入信号的不同组合方式，选择性地激活输出线路上的某些信号。
常见的译码器有二-四译码器、三-八译码器等。
二-四译码器是最简单的一种译码器。
它有两个输入线A和B，两个输出线Y0、Y1、Y2和Y3。
根据输入信号A和B的不同组合，只有一个输出线上会出现高电平，其余输出线都为低电平。
1.2 应用1.2.1 地址译码在计算机系统中，地址译码是非常重要的一环。
CPU通过地址总线向外部存储器发送读写请求时，需要将地址信息转换为对应的存储单元或外设。
例如，在一个具有16个存储单元（从0到15）的系统中，使用一个四位的地址来表示存储单元的编号。
这时可以使用一个四-十六译码器将四位地址转换为对应的存储单元。
1.2.2 按键译码在数字电路中，我们经常需要使用按键输入，例如控制电器设备的开关、调节音量等。
此时可以使用译码器将按键输入转换为相应的信号输出。
例如，一个有八个按键的面板，可以使用一个三-八译码器将按键输入转换为三位二进制编码输出。
这样就可以通过编码器输出的信号来控制其他电路或设备。
二、数码显示器的原理与应用2.1 原理数码显示器是一种能够直观地显示数字或字符信息的设备。
它由多个发光二极管（LED）组成，每个LED代表一个数字或字符。
常见的数码显示器有七段数码管和十六段数码管。
七段数码管由7个发光二极管组成，分别代表数字0-9和字母A-F。
十六段数码管由16个发光二极管组成，可以显示更多字符。
2.2 应用2.2.1 数字显示最常见的应用是将数字信息直观地显示出来。
例如，在计算器、电子钟、电子秤等设备中，可以使用数码显示器将数字信息显示出来。
2.2.2 字符显示数码显示器还可以用于显示字符信息。
BCD七段显示译码器
BCD七段显示译码器1.什么是BCD码？2.理解二进制？十进制？十六进制？BCD码（Binary-Coded Decimal）也称二进码十进数或二-十进制代码。
用4位二进制数来表示1位十进制数中的0~9这10个数码。
是一种二进制的数字编码形式，用二进制编码的十进制代码。
BCD码这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。
这种编码技巧最常用于会计系统的设计里，因为会计制度经常需要对很长的数字串作准确的计算。
相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可免却使电脑作浮点运算时所耗费的时间。
此外，对于其他需要高精确度的计算，BCD编码亦很常用。
发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。
分段式显示器(LED数码管)由7条线段围成0-9字型，每一段包含一个发光二极管。
外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。
只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。
LED数码管有共阳、共阴之分。
图 (a)是共阴式LED数码管的原理图，图 (b)是其表示符号。
使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图 (c)所示。
数字显示译码器BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。
若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。
例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e 段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。
同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表，见表4 - 12(未用码组省略)。
十六进制7段数码显示译码器设计实验报告
十六进制7段数码显示译码器设计实验报告实验报告：十六进制7段数码显示译码器设计一、实验目的本实验的主要目的是设计一种用于将十六进制数码转化为七段显示的译码器电路。
通过这个实验，我们可以学习和了解数字电路的工作原理、数码管的控制方式以及七段数码的译码方法。
二、实验原理本实验所用到的数码管为共阳数码管，它由7个发光二极管组成，其中的每一个发光二极管称为一个段。
这七个段依次为a、b、c、d、e、f和g，它们分别对应数码管上的abcdefg七个引脚。
当一些引脚输出高电平时，相应的段就会被点亮，从而显示出特定的字符。
为了实现将十六进制数码转化为七段显示的功能，我们需要设计一个译码器电路。
译码器电路的输入为十六进制数码，输出为七段信号，用于控制数码管的每个段的亮灭情况。
为了简化设计，我们可以采用CMOS数字集成电路74LS47来实现译码器电路。
该集成电路内部集成了BCD转七段译码器，可以将二进制代码转化为七段数码显示所需要的信号。
它的输入为四个二进制输入端口A、B、C和D，输出为七个段芯片（a、b、c、d、e、f和g）的控制信号。
三、实验步骤1.首先，根据74LS47的真值表，确定译码器的输入和输出。
2.根据真值表，画出逻辑图，确定硬件电路的连接方式。
3.按照逻辑图和电路连接方式，进行硬件电路的布线。
4.按照实验仪器的操作说明，对电路进行调试和测试。
5.将输入端口连接至外部的十六进制信号源，观察输出端口的数据是否正确。
6.验证电路的正确性和稳定性，如果出现问题，进行排除和修复。
四、实验结果经过实验，我们成功地设计并实现了一个十六进制7段数码显示译码器电路。
当输入端口接收到一个十六进制信号时，通过电路的处理和转换，将其转化为了相应的七段信号，用于控制数码管的每个段的亮灭情况。
通过实验观察，我们发现电路的输出结果与预期一致，且工作稳定。
五、实验总结通过这个实验，我们对于数字电路的工作原理和数码管的控制方式有了更深的了解。
译码器工作原理
译码器工作原理
译码器是一种电子设备，用于将数字信号转换成可读的信息。
它的工作原理是通过对输入的数字信号进行解码和转换，然后输出
相应的可读信息。
译码器通常用于数字系统中，例如计算机、数字
通信系统和数字电子设备中。
译码器的工作原理可以分为两个主要部分：解码和转换。
在解
码阶段，译码器接收到一个数字信号，然后根据预先设定的编码规
则进行解码。
这个编码规则可以是任何一种数字编码，例如二进制、八进制或十六进制。
一旦译码器完成解码，它就会得到一个对应的
数字值。
在转换阶段，译码器将解码后的数字值转换成可读的信息。
这
个转换过程通常涉及到将数字值映射到一个特定的输出格式，比如
文本、图像或声音。
译码器可能需要使用一些额外的逻辑电路或算
法来完成这个转换过程。
译码器通常由逻辑门构成，例如与门、或门和非门。
这些逻辑
门可以实现不同的解码和转换功能，从而使译码器能够处理各种不
同类型的数字信号。
译码器可以应用于各种不同的领域。
在计算机中，译码器常用
于将数字信号转换成字符或图形显示在屏幕上。
在数字通信系统中，译码器可以用于解码接收到的数字信号，然后将其转换成可读的信息。
在数字电子设备中，译码器可以用于将数字信号转换成控制信号，从而控制设备的运行。
总之，译码器是一种非常重要的电子设备，它的工作原理是通
过解码和转换数字信号来实现将数字信号转换成可读的信息。
译码
器在各种不同的领域都有着广泛的应用，它为数字系统的正常运行
提供了重要的支持。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验目的：学习7段数码显示译码器的Verilog硬件设计。
实验原理：7段数码是纯组合电路。
通常的小规模专用IC,如74或4000系列的器件只能做十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的。
为了满足十六进制数的译码显示，最方便的方法就是利用Verilog译码程序在FPGA/CPLD中来实现。
首先要设计一段程序。
该程序可按照例3-2的case语句表述方法，再根据表4-2的真值表写出程序。
设输入的4位码为A[3:0],输出控制7段共阴数码管的7位数据为LED7S[6:0]。
输出信号LED7S的7位分别接图4-47的共阴数码管的7个段，高位在左，低位在右。
例如当LED7S 输出为“”时，数码管的7个段g , f , e , d , c , b , a 分别接在1，1，0，1，1，0，1；接有高电平的段发亮，于是数码管显示“5”。
这里没有考虑小数点的发光管，如果要考虑，需要增加段h，然后将LED7S改为8位输出。
实验过程：1：新建Verilog工程2：编程3：保存(与模块名一致) 4：新建波形图5:保存6：导入波形7：设置输入波形8：设置fuction 仿真9：生成网表10：仿真
程序代码：
module LED(A,LED7S);
input [3:0]A;
output [6:0]LED7S;
reg [6:0]LED7S;
always @ (A) begin: LED
case(A)
4'b0000: LED7S<=7'b0111111; 4'b0001: LED7S<=7'b0000110; 4'b0010: LED7S<=7'b1011011; 4'b0011: LED7S<=7'b1001111; 4'b0100: LED7S<=7'b1100110; 4'b0101: LED7S<=7'b1101101; 4'b0110: LED7S<=7'b1111101; 4'b0111: LED7S<=7'b0000111; 4'b1000: LED7S<=7'b1111111; 4'b1001: LED7S<=7'b1101111; 4'b1010: LED7S<=7'b1110111; 4'b1011: LED7S<=7'b1111100; 4'b1100: LED7S<=7'b0111001; 4'b1101: LED7S<=7'b1011110; 4'b1110: LED7S<=7'b1111001; 4'b1111: LED7S<=7'b1110001; default: LED7S<=7'b0111111;
endcase
end
endmodule
程序代码正确波形仿真：。