MSI数据选择器逻辑功能测试
实验报告——数据选择器及其应用
实验三项目名称：数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验设备1、数字电子技术实验箱2、74LS1513、 74LS153三、实验内容及步骤1、测试数据选择器74LS151的逻辑功能接图3－4接线，地址端A2、A1、A、数据端D～D7、使能端S共12个引脚接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，完成表格3-3。
拨动逻辑开关，使D0～D7的状态分别为：10011010图3－4 74LS151逻辑功能测试表3－32、测试74LS153的逻辑功能接图3－5接线，地址端A 1、A 0、数据端1D 0～1D 3、数据端2D 0～2D 3、使能端1S 、2S 共12个引脚接逻辑开关，输出端1Q 、2Q 接逻辑电平显示器，按74LS153功能表逐项进行测试，完成表格3-4。
拨动逻辑开关，使1D 0～1D 3 的状态分别为：1001；2D 0～2D 3 的状态分别为1010。
图3－5 74LS153引脚功能表3－43、用8选1数据选择器74LS151实现逻辑函数 1）按下图接线图3-6接图。
C B C A B A F ++=图3－6 用8选1数据选择器实现C B C A B A F ++=2）验证逻辑功能，即：A 2A 1A 0＝CBA ，ABC 给不同的值，完成F 的数值，并验证结果是否满足 表3－55、用8选1数据选择器74LS151实现函数 B A B A F +=（1）将A 、B 加到地址端A 1、A 0，而A 2接地，由图3－7可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4～D 7都接地,则8选1数据选择器的输出Q ，便实现了函数A B B A F += 。
图3－7 8选1数据选择器实现B A B A F += 的接线图（2）完成表格3－6表3-6CB C A B A F ++=四、思考题1、对实验步骤的电路，记录测试结果2、分别列举74LS151和74LS153有哪些实际用途。
02实验二--MSI译码器、数选器和全加器及其应用解析
S1、S2和S3
使能输入, 与逻辑。 EN = 1（S1 1、S2 S3 0 ) ，译码 EN=0 ，禁止译码，输出均为１
Y0～ Y7
八个输出端，低电平有效。 译码状态下，相应输出端为０ 禁止译码状态下，输出均为１
使能端的两个作用： （1）消除译码器输出尖峰干扰
返回
3、全加器逻辑功能测试
低位来的进位
相加
和 高位进位
全加器真值表
输入
Ai Bi Ci 000 001 010 011 100 101 110 111
输出
Si Ci+1 00 10 10 01 10 01 01 11
全加器逻辑符号
（一）加法器的功能与分类
功能：实现N位二进制数相加 按实现方法分类：串行进位加法器、超前进位加法器
（函数发生器信号）接示波器的一个引入端，输出信号（画出实验电路，画出波形图对比，并标上 对应的地址码和输入输出端。
❖ 2、按实验要求列表，记录实验数据和真值 表，对实验结果进行分析。
❖ 3、对实验中发现的问题进行讨论。
六、实验预习要求 ❖集成触发器及其应用
（1）串行进位加法器
低位全加器进位输出 高位全加器进位输入 如图：用全加器实现4位二进 制数相加。
（2）超前进位加法器
进位位直接由加数、被加数和最低位进位位CI0形成。
加法器的逻辑符号:
加数 被加数 低位进位
进位 和
芯片引脚图P309 返回
应用
N位加法运算、代码转换、减法器、十进制加法 例1. 试用四位加法器实现8421BCD码至余3BCD码的转换。
实验二 MSI译码器、数选器和全加 器及其应用
MSI组合逻辑电路的分析
7
图3－27 例3-7电路图
LOGO
解：
（1）划分功能块
本题只有一块MSI电路，可以只划分一个功能
块。
（2）分析功能块的功能
通过查74LS153的功能表，知道它是一块双4选
1数据选择器。其中：A1、A0是地址输入端，Y是输 出端；74LS153的控制输入端为低电平有效；数据
选择器处于禁止状态时，输出为0。
本章通过举例，介绍了基于功能块的MSI组合
逻辑电路的分析方法。熟悉这种方法，对MSI组合
逻辑电路的分析很有帮助。
23
LOGO
作业题
3-7 3-8
24
LOGO
功能块内部，可以是单片或多片MSI或SSI以 及扩展组合的电路。
分成几个功能块和怎样划分功能块，这取决 于对常用功能电路的熟悉程度和经验。
画出功能块电路框图有助于进一步的分析。
4
LOGO
（2）分析功能块的逻辑功能
利用前面学过的常用功能电路的知识，分析 各功能块逻辑功能。
如有必要，可写出每个功能块的逻辑表达式 或逻辑功能表。
22
LOGO
本章介绍了编码器、译码器、数据选择器、 加法器和数值比较器等MSI组合逻辑电路器件的功 能，并讨论了利用译码器、数据选择器和加法器 实现组合逻辑函数的方法。
对于MSI组合逻辑电路，主要应熟悉电路的逻 辑功能。了解其内部电路只是帮助理解器件的逻 辑功能。只有熟悉MSI组合逻辑电路的功能，才能 正确应用好电路。
图3－27电路可用图3-28的功能框图来表示。
10
图3-28 8选1功能框图
LOGO
（3）分析整体电路的逻辑功能
把图3－27电路看成一个8选1数据选择器，可得出
msi组合逻辑电路实验报告
msi组合逻辑电路实验报告MSI组合逻辑电路实验报告引言组合逻辑电路是现代电子技术中的重要组成部分，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
本次实验旨在通过搭建MSI （Medium Scale Integration）组合逻辑电路，探索其工作原理和应用。
实验背景MSI组合逻辑电路是一种将多个逻辑门集成在一起的电路，常见的MSI芯片有译码器、编码器、多路选择器等。
这些芯片在数字电路设计和计算机体系结构中扮演着重要的角色。
通过实验，我们将深入了解MSI组合逻辑电路的内部结构和功能。
实验目的1. 熟悉MSI组合逻辑电路的基本原理和工作方式；2. 学会使用逻辑门芯片搭建MSI组合逻辑电路；3. 掌握MSI组合逻辑电路在实际应用中的使用方法。
实验步骤1. 准备实验器材和材料：逻辑门芯片、电路板、导线等；2. 根据实验要求，选择适当的逻辑门芯片，并将其插入电路板上的对应位置；3. 按照电路图连接逻辑门芯片之间的输入和输出引脚；4. 检查电路连接是否正确，并确保没有短路或接触不良的情况；5. 接通电源，观察和记录电路的输出结果；6. 根据实验要求，对电路进行调试和优化，确保其正常工作。
实验结果与分析通过实验，我们成功搭建了MSI组合逻辑电路，并观察到了其在不同输入组合下产生的输出结果。
通过对实验数据的分析，我们可以得出以下结论：1. MSI组合逻辑电路具有灵活性和可扩展性。
通过简单的连接和配置，我们可以实现不同的逻辑功能，满足不同的应用需求。
2. MSI组合逻辑电路的性能受到逻辑门芯片的质量和参数的影响。
选择合适的逻辑门芯片对电路的性能和稳定性具有重要意义。
3. 调试和优化是搭建MSI组合逻辑电路的关键步骤。
在实验过程中，我们发现一些连接错误和电路故障，通过仔细检查和调整，最终使电路正常工作。
实验应用MSI组合逻辑电路在实际应用中具有广泛的应用场景，以下是一些常见的应用案例：1. 译码器：将输入的二进制信号转换为对应的输出信号，用于解码和控制信号的生成。
数电实验报告实验二利用MSI设计组合逻辑电路
数电实验报告实验二利用MSI设计组合逻辑电路一、实验目的1. 学习MSI(Medium Scale Integration，即中规模集成电路)的基本概念和应用。
2.掌握使用MSI设计和实现组合逻辑电路的方法。
3.了解MSI的类型、特点及其在实际电路设计中的作用。
二、实验设备与器件1.实验设备：示波器、信号发生器、万用表。
2.实验器件：组合逻辑集成电路74LS151三、实验原理1.MSI的概念MSI是Medium Scale Integration的简称，指的是中规模集成电路。
MSI由几十个至几千个门电路组成，功能比SSI（Small Scale Integration，即小规模集成电路）更为复杂，但比LSI（Large Scale Integration，即大规模集成电路）简单。
2.74LS151介绍74LS151是一种常用的组合逻辑集成电路之一，具有8个输入端和1个输出端。
其功能是从八个输入信号中选择一个作为输出。
利用该器件可以轻松实现数据选择器、多路选择器等功能。
四、实验内容本实验的任务是利用74LS151设计一个简单的多路选择器电路。
具体实验步骤如下：1.将74LS151插入实验板中，注意引脚的正确连接。
2.将信号发生器的输出接入到74LS151的A、B、C三个输入端中，分别作为输入0、输入1、输入2、将示波器的探头分别接到74LS151的输出端Y，记录下不同输入情况下Y的输出情况。
3.分别将信号发生器的输出接入74LS151的D0、D1、D2、D3、D4、D5、D6、D7八个输入端，接通电源，记录下不同输入情况下Y的输出情况。
4.通过以上实验数据，绘制74LS151的真值表。
五、实验结果与数据处理根据实验步骤所述，我们完成了实验，并得到了以下数据：输入0：0000001111001111输入1：1111110010100101输入2：1010101001010101根据这些数据，我们可以绘制74LS151的真值表如下：输入0，输入1，输入2，输出Y--------，--------，--------，--------0，0，0，00，0，1，10，1，0，00，1，1，11，0，0，11，0，1，01，1，0，11，1，1，1六、实验总结通过本次实验，我们学习了MSI的基本概念和应用，初步掌握了使用MSI设计和实现组合逻辑电路的方法。
数电实验(最后修订)
湖南师范大学树达学院树达学院实验实习管理中心基础实验室目录（已修改）1 实验须知 (2)2 实验一基本门电路和触发器的逻辑功能测试 (3)3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6)4 实验三组合逻辑电路的设计 (9)5 实验四常用中规模集成时序逻辑电路的功能及应用 (10)6 实验五时序逻辑电路的设计 (13)7 附录功能常用芯片引脚图 (14)实验须知一、前言《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。
通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。
本实验讲义是为我院电子、通讯等专业而编写的。
所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。
不足之处，恳请诸位同行和读者斧正！二、实验要求1、实验前必须充分的预习，完成指定的预习任务。
2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。
3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。
4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。
必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。
找到原因、排除故障后方可继续实验。
5、转动电位器时切勿用力过猛，以免造成元器件损坏。
更不可用力推、拉、摇、压元器件以免造成损坏。
6、实验过程中应仔细观察实验现象，认真记录实验结果，经指导教师审阅同意后，先切断电源再拆除实验连接导线，整理好桌面仪器后方可离开实验室。
数字电路实验四组合逻辑电路（2）
实验四组合逻辑电路（2）组合逻辑电路（一、实验目的1、掌握组合逻辑电路的分析和设计方法。
2、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。
二、实验设备与器件1、SAC-DG2实验台（SS01L模块）。
2、芯片74LS20、74LS00、74LS04、74LS153、74LS283、74LS853、万用表三、实验原理、内容、步骤(一)数据选择器数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图，功能如表。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。
1）使能端G＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。
2）使能端G＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q＝D 0。
如：2A 1A 0＝001，则选择D 1数据到输出端,即Q＝D 1，其余类推。
2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图，功能如表。
G 1、G 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。
数字逻辑电路实验
1.1 数电实验仪器的使用及门电路逻辑功能的测试1.1.1 实验目的（1）掌握数字电路实验仪器的使用方法。
（2）掌握门电路逻辑功能的测试方法。
1.1.2 实验设备双踪示波器一台数字电路实验箱一台万用表一块集成芯片：74LS00、74LS201.1.3 实验原理图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。
Y A B其逻辑表达式为：=⋅图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。
Y A B C D其逻辑表达式为：=⋅⋅⋅与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。
只有当所有输入都为高电平“1”时，输出才为低电平“0”。
对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。
对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。
一般把多余的输入端接高电平或者和一个有用输入端连在一起。
1.1.4 实验内容及步骤（1）测量逻辑开关及电平指示功能用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。
将数据开关置“1”位，电平指示灯应该亮。
以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。
改变脉冲信号的频率，示波器上的波形也应随之发生变化。
（3）检测译码显示器用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。
（4）与非门逻辑功能测试①逻辑功能测试将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。
电平指示的灯亮为1，灯不亮为0。
根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
广州大学学生实验报告
开课学院及实验室：
年级、专
学院机电学院
姓名学号
业、班
实验课程名称数字电子技术实验成绩
触发器功能测试及应用指导
实验项目名称
黄峥
教师
一、实验目的
二、实验原理
三、使用仪器、材料
四、实验步骤
五、实验过程原始记录(数据、图表、计算等)
六、实验结果及分析
一、实验目的
1．验证基本RS、JK、D、T和T′触发器的逻辑功能及使用方法；
2．能进行触发器之间的相互转换；
3．学习触发器的一些应用。
二、实验原理
触发器是具有记忆作用的基本单元，在时序电路中是必不可少的。
触发器具有两个基本性质：（1）在一定的条件下，触发器可以维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0或0→1），因此，触发器可以记忆二进制的0或1，被用作二进制的存贮单元。
触发器根据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器；另一类是有时钟脉冲输入端的触发器，称为时钟触发器。
（1）基本RS触发器
下图所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。
具有置“0”、置“1”和保持3种功能。
使用时需要避开不定态。
SR触发器图形符号基本RS触发器功能表
（2）．JK触发器
JK触发器的控制输入端为J和K，它也是从SR触发器演变而来的，是针对SR逻辑功能不完善的又一种改进。
其逻辑图见图1.6.5所示，功能表和驱动表分别见表1.6.7和表1.6.8。
JK触发器的特性方程是
J和K是数据输入端，是触发器状态更新的依据。
若J、K有两个或两个以上输入端时，组成“与”关系。
（3）．D触发器
D触发器是由SR触发器演变成的，是=S条件下的特例，其逻辑电路图1.6.4。
功能表和驱动表分别如表1.6.5和表1.6.6。
D触发器的特性方程是Qn+1=D
（a）引脚排列（b）逻辑符号
三、实验仪器、材料
1．+5V直流电源2．双踪示波器
3．连续脉冲源4．单次脉冲源
5．逻辑电平开关6．逻辑电平显示器
7．74LS112、74LS00、74LS74
四、实验步骤
（1）验证基本RS触发器的逻辑功能
用两个与非门组成基本RS触发器，输入端R’、S’接逻辑开关，输出端Q、Q’接逻辑电平显示器，按表所示要求测试并做记录。
（2）测试双JK触发器74LS112逻辑功能
1）测试R D’、S D’的复位、置位功能。
取74LS112中的一只JK触发器，把R D’、S D’、J、K端接逻辑开关，CP端接单次脉冲，Q、Q’端接至逻辑电平显示器。
首先令R D’=0（S D’=1）和S D’=0（R D’=1），记录此时的输出状态，然后保持复位端某一状态不变，任意改变J、K及CP的数据，观察Q、Q’的状态。
2）测试JK触发器的逻辑功能。
改变J、K、CP端的数据，观察Q、Q’状态的变化是否发生在CP脉冲的下降沿，并把Q、Q’的状态记录下来。
（3）测试双D触发器74LS74逻辑功能
1）测试R D’、S D’的复位、置位功能。
测试方法参照JK触发器的实验内容。
2）测试JK触发器的逻辑功能。
参照表格进行测试，观察触发器状态的变化是否发生在CP脉冲的上升沿，并记录。
实验过程原始记录
（1）验证基本RS触发器的逻辑功能
R’S’Q Q’
1 1->0 1 0
0->1 1 0 1->0 1 0 1
0->1 0 1
（2）测试双JK触发器74LS112逻辑功能
JK CP Q(n+1)
Q（n）=0 Q(n)=1 O0 0->1 0 1
1->0 0 1
01 0->1 0 1
1->0 0 0
10 0->1 0 1
1->0 1 1
11 0->1 0 1
1->0 1 0
（3）测试双D触发器74LS74逻辑功能
D CP Q(n+1)
Q(n)=0 Q(n)=1
0 0->1 0 0
1->0 0 1
1 0->1 1 1
1->0 0 1
注：以“1”为逻辑显示器亮，以“0”为逻辑显示器灭。
六、实验结果及分析
实验结果如上表所示。
经实验验证，74LS112双JK触发器沿下降沿有效。
74LS74双D触发器沿上升沿有效。
利用普通的机械开关组成的数据开关所产生的信号不可以作为触发器的时钟脉冲信号。
因为机械开关在闭合时，由于机械开关接触点有弹性，会产生抖动，电路时通时断，输出一系列的脉冲，不是单个脉冲，造成触发器状态多次变化。
说明：各学院（实验中心）可根据实验课程的具体需要和要求自行设计和确定实验报告的内容要求和栏目，但表头格式按照“实验项目名称”栏以上部分统一。