基于FPGA数字中频幅度触发功能的实现

合集下载

基于FPGA的数字中频接收和恢复系统设计

基于FPGA的数字中频接收和恢复系统设计
Ab ta t A ii lI e ev ra d r c v r y tm s p o o e sr c dgt F rc ie n e o e y s se i r p s d, wh c sd vd d it p ia e ev r u i, a ih i ii e n o o tc lr c ie n t
p rme t e f h tte s se h st e a v na e fg o e lt efr n e, lw b te rrrt e i n sv r y t a h y tm a h d a t g so o d r a—i p roma c i me o i ro ae, g o tbl y o d sa ii t
介绍一种数 字中频恢复 系统 ,该 系统分为光 纤接 收单元 、F G P A核 心单元和 Q U D C单 元。光纤接 收单元
采 用高速 串行 器/ 串器 T K10 ,完成 高速 串行数 据 的 串行 转换 。F G 解 L 51 P A核 心 单元 对 数据 进 行解 码 、检 验 、配置
T K 5 1 A 9 5 。Q U L 10 和 D 9 7 Dபைடு நூலகம்C单 元 实现 基 带信 号 的 上 变 频 和 D A 转 换 。测 试 结果 证 明 , 系统 具 有 实 时 性 好 、工 作 稳 定 、 /
抗干扰性强的优点。
关 键 词 光 纤 传 输 ;F G P A;数 字上 变频 器
字信 号处 理 、 软件 无 线 电等领 域 。在 现 在 的雷 达 系统
中, 高速高宽带是现行 的趋势 , 传统的并行传输技术由 于存在 码 间 串扰 、 串音干 扰和 直流偏 移等 缺 点 , 以满 难 足高 速高 带宽 的传 输要求 。 目前 国 内外有 关 雷达 高速

(完整版)基于FPGA的等精度频率计的设计与实现毕业设计

(完整版)基于FPGA的等精度频率计的设计与实现毕业设计

第一章课题研究概述1.1课题研究的目的和意义在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。

目前常用的测频方案有三种:方案一:完全按定义式F=NT进行测量。

被测信号Fx经放大整形形成时标ГX,晶振经分频形成时基TR。

用时基TR开闸门,累计时标ГX 的个数,则有公式可得Fx=1ГX=NTR。

此方案为传统的测频方案,其测量精度将随被测信号频率的下降而降低。

方案二:对被信号的周期进行测量,再利用F=1T(频率=1周期)可得频率。

测周期时,晶振FR经分频形成时标ГX,被测信号经放在整形形成时基TX控制闸门。

闸门输出的计数脉冲N=ГXTR,则TX=NГX。

但当被测信号的周期较短时,会使精度大大下降。

方案三:等精度测频,按定义式F=NT进行测量,但闸门时间随被测信号的频率变化而变化。

如图1所示,被测信号Fx经放大整形形成时标ГX,将时标ГX经编程处理后形成时基TR。

用时基TR开闸门,累计时标ГX的个数,则有公式可得Fx=1ГX=NTR。

此方案闸门时间随被测信号的频率变化而变化,其测量精度将不会随着被测信号频率的下降而降。

本次实验设计中采用的是第三种测频方案。

等精度频率计是数字电路中的一个典型应用,其总体设计方案有两种:方案一:采用数字逻辑电路制作,用IC拼凑焊接实现。

其特点是直接用现成的IC组合而成,简单方便,但由于使用的器件较多,连线复杂,体积大,功耗大,焊点和线路较多将使成品稳定度与精确度大打折扣,而且会产生比较大的延时,造成测量误差、可靠性差。

方案二:采用可编程逻辑器件(CPLD)制作。

随着现场可编程门阵列FPGA的广泛应用,以EDA工具作为开发手段,运用VHDL等硬件描述语言语言,将使整个系统大大简化,提高了系统的整体性能和可靠性。

基于FPGA的DDC(数字下变频)设计与实现

基于FPGA的DDC(数字下变频)设计与实现
第四章数字下变频器设计验证和逻辑综合。阐述整个设计过程所用到的验证方法,分模块给出了RTL级设计仿真结果,并分析验证功能的正确性。接着对比并分析了整体的Matlab仿真结果和Modelsim的仿真结果。最后介绍了芯片逻辑综合的流程、优化方法以及综合策略,利用Design Compiler完成芯片的逻辑综合,并给出综合报告。
在早期的雷达收发系统中,都是采用模拟器件来实现各个功能模块,设计过程中经常会出现温度漂移、增益变化等问题.相对于模拟电路来说,数字电路具有可自检、可编程等优点,上面所述的系统很多部分都已经逐步数字化.在数字化进程中,数字信号处理技术的应用也受到了雷达系统研究工作者的重视,成为相关积累(如FFT、数字滤波、脉冲压缩等)、非相关积累(视频积累)、目标检测以及图像处理等功能的技术保证。随着数字信号处理理论的不断成熟和完善,微电子技术的飞速发展,雷达技术和其它的电子信息化技术的发展,尤其是软件无线电技术的兴起,更加方便了雷达数字化系统的实现。在这样的发展趋势下,除了微波发射和射频部分,整个雷达系统将全部由数字电路实现,在数字信号处理的优势能得到全面的发挥的同时,还使具有体制标准化、系统数字化,功能模块化,低功耗,高度开放性以及灵活性等性能,这将成为了现代雷达系统的关键技术和发展趋势[]。在现今的高科技发展的时代,人们纷纷打起的信息战和电子战,雷达系统在其中扮演的角色尤为重要。为了能更好的适应现代战争的需求,对现今的雷达系统也提出抗干扰、反隐形,具有高分辨力以及强大的自我生存等能力,高要求的提出,使得雷达信号处理技术的研究也得到了快速的进步.目前雷达信号处理正在由视频处理阶段向中频处理阶段迈进,目的就是实现雷达中频以下的处理全部数字化,研究热点.
微系统设计、测试与控制
课程大作业之
基于FPGA的DDC(数字下变频)的设计与仿真

fpga 频率变换 实现方法

fpga 频率变换 实现方法

fpga 频率变换实现方法
FPGA(现场可编程门阵列)是一种可以进行并行处理的集成电路,其频率
变换可以通过以下几种方法实现:
1. 时钟分频器:FPGA内部通常包含一些内置的时钟分频器,可以将输入的时钟信号进行分频,从而得到不同频率的输出信号。

在FPGA开发工具中,可以通过配置时钟分频器的参数来改变分频比,从而实现频率变换。

2. 时钟生成器:FPGA内部还可以生成一些高精度的时钟信号,这些时钟信号可以通过配置时钟生成器的参数来改变其频率。

在FPGA开发工具中,可以使用内建的时钟生成器来生成所需的时钟信号。

3. 数字控制振荡器(Digital Controlled Oscillator,DCO):DCO是一种数字控制的振荡器,可以通过改变控制字来改变其振荡频率。

在FPGA开发工具中,可以通过配置DCO的参数来改变其振荡频率,从而实现频率变换。

4. 查找表(LUT):FPGA内部还可以使用查找表来实现频率变换。

查找表可以根据输入的地址选择相应的输出值,从而实现不同的频率变换。

在FPGA开发工具中,可以通过配置查找表的参数来改变输出值,从而实现频率变换。

5. 硬件描述语言:在FPGA开发过程中,可以使用硬件描述语言(如Verilog或VHDL)来实现频率变换的逻辑电路。

通过编写相应的代码,可
以实现不同的频率变换功能。

在FPGA开发工具中,将代码进行编译和综合后生成相应的配置文件,然后将配置文件下载到FPGA中即可实现频率变换。

以上是FPGA实现频率变换的几种常见方法,具体实现方式可以根据实际需求和开发环境进行选择。

基于FPGA的数字正交混频变换算法的实现,数字正交,实时处理.

基于FPGA的数字正交混频变换算法的实现,数字正交,实时处理.

基于FPGA的数字正交混频变换算法的实现,数字正交,实时处理,多相滤波,FPGA0引言传统的正交下变频是通过对模拟I、Q输出直接采样数字化来实现的,由于I、Q两路模拟乘法器、低通模拟器本身的不一致性、不稳定性,使I、Q通道很难达到一致,并且零漂比较大,长期稳定性不好,不能满足高性能电子战设备的要求。

为此,人们提出了对中频信号直接采样,经过混频来实现正交数字下变频的方案,这种下变频的方法可以实现很高精度的正交混频,能满足高镜频抑制的要求。

采用可编程器件FPGA对该算法流程进行实现,能满足0 引言传统的正交下变频是通过对模拟I、Q输出直接采样数字化来实现的,由于I、Q两路模拟乘法器、低通模拟器本身的不一致性、不稳定性,使I、Q通道很难达到一致,并且零漂比较大,长期稳定性不好,不能满足高性能电子战设备的要求。

为此,人们提出了对中频信号直接采样,经过混频来实现正交数字下变频的方案,这种下变频的方法可以实现很高精度的正交混频,能满足高镜频抑制的要求。

采用可编程器件FPGA对该算法流程进行实现,能满足在高采样率下的信号时实处理要求,在电子战领域中有着重要的意义。

1 数字正交混频变换原理所谓数字正交混频变换实际上就是先对模拟信号x(t)通过A/D采样数宁化后形成数字化序列x(n),然后与2个正交本振序列cos(ω0n)和sin(ω0n)相乘,再通过数字低通滤波来实现,如图1所示。

为了能够详细地阐述该算法的FPGA实现流程,本文将用一个具体的设计实例,给出2种不同的实现方法(不同的FPGA内部模块结构),比较其优劣,最后给出结论。

该设计是对输入信号为中频70 MHz,带宽20 MHz的线性调频信号做数字正交混频变换,本振频率为70 MHz(即图1中的2个本振序列分别为cos(2π70Mn)和sin(2π70Mn)),将其中频搬移到0 MHz,分成实部(real)和虚部(imag)2路信号。

然后对该2路信号做低通滤波,最后分别做1/8抽取输出。

数字中频与FPGA

数字中频与FPGA

数字中频与FPGA数字中频所谓中频,顾名思义,是指一种中间频率的信号形式。

中频是相对于基带信号和射频信号来讲的,中频可以有一级或多级,它是基带和射频之间过渡的桥梁。

如图1所示,中频部分用数字方式来实现就称之为数字中频。

数字中频技术通常包括上下变频(DUC/DDC)、波峰因子衰减(CFR)和数字预失真(DPD)。

DUC/DDCDUC实现了从“复”基带(Baseband)信号到“实”带通(Passband)信号的转换。

输入的复基带信号采样率相对较低,通常是数字调制的符号率。

基带信号经过滤波,然后被转换成一个更高的采样率,从而调制到NCO的中频载波频率。

DUC通常需要完成频谱整型(Pulse shaping),然后调制到中频载波,以便于经由DAC 驱动后面的模拟转换器。

在图2中,通道滤波器(Channel Filter)完成基带信号的频谱整型,通常由FIR实现。

插值(Interpolation)部分完成信号采样率变换和滤波功能,可以采用CIC或者FIR实现。

对于一个窄带信号,如果需要高倍采样率变换,那么CIC将是非常合适的,无论是在实现性能或是资源节省方面,CIC都将优于FIR。

NCO是一个数控振荡器,也叫DDS,可以用来产生一对相互正交的正弦和余弦载波信号,与插值(增加采样率)以后的基带信号混频,完成频谱上搬。

与DUC相反,DDC基本上完成了以下几个工作:1. 频谱下搬:将ADC送来的数字信号有用频谱,从中频搬移到基带2. 采样率降低:将频谱搬移后的数据从ADC的高速采样率降低到一个合适的采样速率水平,通过抽取(Decimation)实现。

3. 通道滤波:在将I/Q信号送入基带处理以前,需要再对其进行滤波实际上,数字上下变频技术应用非常广泛,其在无线通信、有线电视网络(Cable Modem)、数字电视广播(DVB)、医学成像设备(超声),以及军事领域当中,都是不可或缺的功能。

CFR目前许多无线通信系统,如WCDMA、WiMAX,其中频信号通常由多个独立的基带信号相加而成。

基于FPGA的多功能信号发生器的设计

基于FPGA的多功能信号发生器的设计

电子电路设计与方案0 前言现场可编程门阵列具有运行速度快,修改灵活方便,并自带大量的输入输出端口等优点,通过FPGA实现该信号发生器的核心部件DDS模块,可以灵活地对信号发生器的参数进行调整,另外通过单片机的配合实现对其他外设电路的控制,实现信号发生器显示、参数调节等辅助的功能,通过数模转换电路和波形处理电路实现所需信号波形的输出。

本设计的主要指标为:(1)频率范围:0~1MHz,可通过键盘任意设置频率,步进1Hz。

(2)频率精度:±1%。

(3)幅值范围:±5V,可通过键盘任意设置幅度,步进100mV。

(4)幅值精度:±5%。

(5)用液晶显示所选波形名称,频率,幅值。

1 系统硬件结构该信号发生器主要是由FPGA构成其最小系统,通过编程实现信号发生器的主要功能部件数字频率合成功能模块,并对其信号进行控制和处理,使得输出波形更加平滑、符合要求。

当然为了使电路能够实现人机对话、参数设置等功能,并设计了由单片机和外围电路构成的控制电路部分,实现对显示电路、输入电路的控制。

本系统通过单片机来识别按键所输入的指令,并根据其该指令,产生输出波形的参数要求,并将该数据送入FPGA 的ROM中,再由FPGA完成DDS数据处理功能(频率控制、移相等),将波形数据送入D/A转换器,并将波形参数(如频率、幅值等)送入到显示电路中显示,最后通过低通滤波电路滤波使输出的波形平滑。

系统硬件结构如图1所示。

本设计未采用专用DDS芯片,而是通Verilog HDL语言编程在目标芯片上来实现信号源的主要功能,可以根据实际设计的要求来增删DDS的功能,具有灵活、方便等特点,同时该DDS模块中的参数及子模块根据所用目标器件稍加调整,完全可用于其他需要DDS技术的应用场合,有很好的通用性。

图1 系统硬件结构图2 单元电路的设计整个硬件系统以FPGA为核心,配合外围电路控制参数实现波形的模拟输出。

外围电路主要包括控制电路及信号处理电路两部分。

基于FPGA和单片机的高精度数字频率计的设计与实现

基于FPGA和单片机的高精度数字频率计的设计与实现

基于FPGA和单片机的高精度数字频率计的设计与实现1. 引言1.1 背景介绍数字计数器是一种广泛应用于科学研究、工程技术和日常生活中的仪器设备,用于测量信号的频率、周期和脉冲数量等。

随着科技的不断发展,对于数字频率计的精度和性能要求也越来越高。

传统的数字频率计主要基于单片机或专用芯片的设计,存在精度受限、功能单一等问题。

而基于FPGA和单片机的高精度数字频率计能够充分发挥FPGA在并行计算和高速数据处理方面的优势,结合单片机的灵活性和易编程性,实现更高精度、更丰富功能的数字频率测量。

本文基于FPGA和单片机,设计并实现了一种高精度数字频率计,具有高度精准、快速响应的特点。

通过软硬件结合的设计思路,实现了数字信号频率的精确测量,同时在硬件设计和软件设计上都进行了详细优化和实现。

系统测试结果表明,该数字频率计具有较高的测量精度和稳定性,在实验中取得了良好的效果和准确的测量数据。

此设计不仅具有实用价值,还对数字频率计的进一步研究和应用具有一定的参考意义。

1.2 研究意义随着科技的发展,对于频率计的要求也越来越高,需要具备更高的精度、更快的响应速度和更广泛的适用范围。

设计和实现基于FPGA 和单片机的高精度数字频率计具有重要的研究意义。

通过本文的研究,可以深入了解数字频率计的工作原理和设计方法,为高精度频率计的研究和应用提供参考和借鉴。

本文的研究成果还可以为提高电子测量仪器的性能,推动数字频率计技术的发展做出重要的贡献。

本文的研究具有重要的理论和实践意义。

1.3 研究现状当前,数字频率计在电子测量领域具有重要的应用价值,其精度和稳定性对于提高测量精度和准确性至关重要。

目前,数字频率计的研究主要集中在硬件设计和软件算法的优化上。

在硬件设计方面,传统的数字频率计主要采用FPGA(现场可编程门阵列)作为核心控制器,实现高速、高精度的频率测量。

通过合理的电路设计和时序控制,可以实现更稳定和准确的频率计算。

在软件设计方面,研究者们致力于优化频率计算算法,提高频率计算的速度和精度。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
工程技术
科技创新
2 0 1 5 年4 月 ・ 8 9・
基 于F P G A数 字 中频 幅度触 发功 能 的实 现
别、 发 力
( 中国电子科技 集 团公 司第 四十一研 究所 ,山东青 岛 2 6 6 5 5 5 )
摘 要: 无线电监 测接 收机 需要 把 I Q数据传送到远程服务 器上进行 处理、分析和存档 。通过添加幅度触发功 能可以快速 定 位 突发 的信号并减 少传输 的数 据量 ,本 文讨 论 了数字 中频 幅度 触发的原理及其 实现过程 ,并成功应 用于某 网格化的无线 电监 测
器 中进 行 集 中 处 理 和 分 析 。 单级 C I C滤 波 器 的第 一 旁 瓣 电平 只 比 主 瓣 低 1 3 . 4 6 d B, 采 级C I C滤 波器级 联,旁瓣 衰减变 为 6 7 . 3 d B …。C I C滤波 器 本 文基 于软 件无 线 电中频采 样全 数字 接收 机 的理论 ,提 用 5 出了监测 接 收机 中实现 数字 中频幅 度触 发的 实现方 案,实 现 由三部 分组成 :工作 在采样 频率 为 f s 的级联 的积 分器 ,抽 取 2 0 MH z以内可变 分析带宽的 中频 I Q数据,与预设 的检测 条件 比为 R 的抽取单元 以及工 作在采 样频率为 f / R的梳状部分 。 进行 判定 比较 ,满足 触发 判定条件 则将 I Q数据 缓存 到 D DR 3 积 分辩分 梳状 簖玢 存储器 中,C P U读取 数据 并通过网络传送到远程服务器端 。
2数字 中频幅 度触 发功能总体方案
触 发 时 序 拽

数 据 存 储
璺= = = 曼回 熙: : . 照


j 德 I j

图2 多级C l C 抽 取滤波器结构 图 虽然 C I C抽 取 率 高 ,但 其频 率 响应 3 d B有 效 带 宽很 窄 。 受通 带平坦度和阻带衰减度 的影响,C I C抽取滤波器 的级数 和
网络传输 压力。 3数 字中频幅度触发实现过程 3 . 1数字下变频 数字下变频是采样后 的数字 中频信号与数字振 荡器 ( NC O ) 产 生的正交 分量相乘 ,得到基 带 I Q信 号 。当采样 频率 e与本 振 频率 £ 。( 等 于中频频率 )满足式 ( 1 )时 ,NC O产 生的 C O S
抽取 因子 不宜过大 ,H B 的带 内平坦度好 ,计 算效率高 ,适 用 图1 中频幅度触发基本结构 图 于抽 取因子 为2的幂次 方 的场 合 【 2 】 。H B滤波 器是 一种特殊 的 模 拟信 号经过 A / D数 字采样 后 ,与数 控振 荡器 ( N CO ) 产 F I R滤波器 ,由于其系数几乎一 半为零,滤波时运算量减少 一 生的 C O S 分量 和 s i n分 量 相 乘 ,信 号 被 分 解 为 同 相 分 量 I 和 正 半,被作为第 二级低通滤 波器 。H B滤波器处 理后 的信 号的抽 交分 量 Q,然后通过低通滤波器滤 除高频分量 ,得到零中频信 取因子 固定为2 ,经 过 N级 H B滤波器 ,采样率 降变为 原来的 号,并根 据不同的分析带宽需求抽取 降低基 带信 号的速率。受 1 / 2 倍 。通过 C I C滤波器和 HB滤波器滤波抽 取后 ,基 带信 号 限于网络传输的速度需要对数据进行缓存 ,通过 添加 触发功能 由最初的高数据率被 降到较低 的速率 。 可 以对基带 I Q数据进 行筛选 。利用 C O R D I C算法计 算出正交 滤波 抽取 的最 后 一级是 F I R滤波 器 ,用 来平 坦通 带及 足 I Q信 号的 幅度值 ,与预设值 进行 门限判 定,满足触 发条件 的 够地抑制 阻带 。F I R滤波器可 以设计 成过渡带小 、阻带 衰减 高 I Q数 据存储 下来 ,进 而进 行相关 的分析 ,减 小数 据存储 量和 且具有很好波形 因子 的频率 响应 ,可 以以满 足监测接收机仪对
不同分析带宽滤波器 的特别要求 。在 设计 中,采用 归一化的设
计方法 ,阶数取 3 5 ,通带频率取 O . 3 9 ,阻带频率 取0 . 6 5 ,纹波 小于 0 . 0 1 d B,阻带抑制大于 1 2 0 d B。
串行 结构 的 F I R虽然 使用 资源 少 ,但 是滤波 速度 慢 ,一 次滤波 需要的时钟周 期数 由 F I R阶数 决定,在高采样 速率下 , 串行 结构 的 F I R不能满 足滤 波要 求 。并行结 构 的 F I R滤波 器 分量 与 s i n分 量 分 别 为 式 ( 2 ) 、( 3 ) 。 在一个 时钟周期完成 一次滤波 ,但是要 占用大量 的乘 累加器 , f , = 4 f J2 N + I ( 1 ) F I R滤波器 系数对称的 ,可 以采 用转置结构 ,即先将相 同系数 c o s ( 2Ⅱ’ n f Jf s ) = c o s f Ⅱ r g 2 + n N) ( 2 ) 对应 的输入 相加 ,然后再做乘 法。 图3 所示为减少乘法 器数量 s i n ( 2Ⅱ n f df s ) = s i n r Ⅱ n / 2 + n N) ( 3 ) 的转置结构 F I R滤 波器。 3 C O R DI O r 。 】 当 N= 0 时 ,即 f , = 4 f L O , C O S 分量为 1 , 0 , . 1 , 0 ,1 , 0 , 1 , 0 , 3. 1 … ; s i n分 量为 0 ,1 ,0 ,. 1 ,0 ,1 ,0 ,. 1 ,0 …。输 入 序 列 I Q基带信号包含 了数 字 中频的很多信 息,从 I Q基带信号 X1 , x2 , X 3 , X4 , X5 …经 过数字混频分别转换为 X1 , 0 , . X3 , 0 , 可 以获得信号 的瞬时幅度信 息,瞬时幅度 可以通过获取。 对 于平 方根 、反正 切这 类超 越 函数 ,在 F P G A 中使用 常 X5 …和 0 ,X 2 , 0 , . X4 ,0 …,节省 了乘法器资源和 R OM 资源 。 规的算法 比较复杂 ,C O R DI C算法完 全 由移位和相加完成 ,很 采用 与输 入数据 同步 的时钟实现数字混频 。 容易在硬件上实现 ,可 以有 效的减小这个 算法的复杂度。在本 3 . 2 抽 取 滤 波 器
灵活性差 。随着宽带网络接入的广泛普及 ,监测 系统 已经 发展 滤波器 进行 大 的抽取 ,使数 据率 速降 下来 ,再 由 F I R滤波 器 成为一个使用低成 本接收机构成的协作型网络 ,由这些接 收机 进 行 滤 波 。 本 文 采 用 C I C、HB、F I R 三 者 相 组 合 的 滤 波 器 实 共 同来监测 大片地理区域 内的无线频谱 ,然后传送到远程 服务 现基 于 2的幂 次 方 2 . 6 5 5 3 6 倍G A; C O R DI C; F I R
中图分类号 : T M5 7 2 . 3
1 引 言
文献标识码 : A
文章编号 : 1 6 7 1 . 5 5 8 6( 2 0 1 5 )0 9 . 0 0 8 9 . O 1
由于中频 的采样率较高 ,根据不 同分析带 宽的需求 ,将 高 传 统的无线 电监测主 要采用 高性能频谱 分析仪 ,成本高 、 速 率基带信号分别抽 取降低到合适 的速 率。先通过 C I C和 H B
相关文档
最新文档