2-2内部存储器结构全解
第2章 MCS-51的内部结构
•
可寻址64K的ROM和64K的外部RAM。
第二章 MCS-51的内部结构
10
8051单片机结构框图
第二章 MCS-51的内部结构
11
MCS-51内部结构
•
微型计算机的基本结构：
CPU+存储器+I/O接口+系统总线 CPU=运算器+控制器
3、B寄存器
•
• •
乘法中，ALU的两个输入分别为A、B，运算结 果，A中放积的低8位，B中放积得高8位。 除法中，被除数取自A，除数取自B，商数存放 于A，余数存放于B。 其他情况下，B寄存器可以作为内部RAM中的 一个单元使用。
第二章 MCS-51的内部结构
15
4、程序状态字寄存器PSW
——（Program Status Word）
（2）AC——半进位标志位
•
在进行加法或减法运算时，如果低半字节向高半 字节有进位或借位时，AC=1，反之AC=0。
第二章
MCS-51的内部结构
17
（3）P——奇偶标志位
表示累加器A中1的个数的奇偶性：若A中1的个数 为奇数，P=1；否则P=0。 如A=0000 1010，则P=0.
（4）OV——溢出标志位
第二章
MCS-51的内部结构
4
（3）在功能上，该系列单片机有基本型和增强 型两大类：
基本型：
8051/8751/8031 80C51/87C51/80C31 增强型： 8052/8752/8032 80C52/87C52/80C32
第二章
MCS-51的内部结构
5
2 8086内部结构
不可屏蔽中断请求，输入、上升沿有效。
有效时，表示外界向CPU申请不可屏蔽中断。
2. 读写控制信号（续2）
WR（Write）
写控制，输出、三态、低电平有效
有效时，表示CPU正在写出数据给存储器或 I/O端口 读控制，输出、三态、低电平有效
有效时，表示CPU正在从存储器或I/O端口读 入数据
RD（Read）
2. 读写控制信号（续3） READY
存储器或I/O口就绪，输入、高电平有效
物理地址：存储器的绝对地址也称实地址。 逻辑地址：程序中使用的地址。 物理地址＝段地址＋EA(有效地址） 段地址＝（段寄存器）×16
EA＝偏移地址 / [基址]＋[变址]＋[位移量]
物理地址
段寄存器 1000 10000H
段基址
EA=1000H
11000H 位移量 disp 11002H
例： （DS）=1000H, EA＝1200H 物理地址＝（段寄存器）×16＋EA
数据寄存器
可用来存放16位的数据或地址，也可把他们 作为8位寄存器来使用，即把每个16位的通 用寄存器分成高8位（AL,BL,CL,DL）低8 位(AH,BH,CH,DH) 8位寄存器只能存数据，不能存地址。
AX（Accumulator Register,累加器）:一般用来 存放参加运算的数据和结果，在乘除法运算，I/O 操作,BCD数运算中还有不可代替的作用 BX：(Base Register,基址寄存器)除可作为数据 寄存器外，还可存放内存的逻辑偏移地址，而 AX.CX,DX则不能 CX：（Counter数据寄存器）它既可作为数据寄 存器，又可在串指令和位移指令中作为计数用 DX：（Data Register,数据寄存器）除可作为通 用数据寄存器外，还在乘除法运算，带符号数的扩 展指令中有特殊用途
第2章-AT89S51单片机的片内硬件结构
（5）OV（PSW.2）溢出标志位：当执行算术指令时，OV用来 指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则， OV=0。
（6）PSW.1位：保留位，未用。 （7）P（PSW.0）奇偶标志位：该标志位表示指令执行完时， 累加器A中“1”的个数是奇数还是偶数。 P=1，表示A中“1”的个数为奇数。 P=0，表示A中“1”的个数为偶数。 该标志位对串行口通信中的数据传输有重要的意义。在串行通 信中，常用奇偶检验的方法来检验数据串行传输的可靠性。
RESET）； （3）I/O口引脚—P0、P1、P2与P3，为4个8位并行I/O口的外
部引脚。 下面结合图2-2介绍各引脚的功能。
2.2.1 电源及时钟引脚
1．电源引脚 （1）VCC（40脚）：接+5V电源。 （2）VSS（20脚）：接数字地。
12
2．时钟引脚 （1）XTAL1（19脚）：片内振荡器的反相放大器和外 部时钟发生器的输入端。使用片内的振荡器时，该引 脚外接石英晶体和微调电容。当采用外部的独立时钟 源时，本引脚接外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出 端。当使用片内振荡器时，该引脚连接外部石英晶体 和微调电容。当使用外部时钟源时，本引脚悬空。
负载。 P3口还可提供第二功能，其第二功能定义如表2-1
所示，8位）及数据总线使用时， 为双向口。作为通用的I/O口使用时，需加上拉电阻，这时为准双 向口。而P1口、P2口、P3口均为准双向口。
双向口P0与P1口、P2口、P3口这3个准双向口相比，多了一 个高阻输入的“悬浮”态。这是由于P0口作为数据总线使用时， 多个数据源都挂在数据总线上，当P0口不需与其他数据源打交道 时，需要与数据总线高阻“悬浮”隔离。而准双向I/O口则无高阻 的“悬浮”状态。另外，准双向口作通用I/O的输入口使用时，一 定要向该口先写入“1”。以上的准双向口与双向口的差别，在学 习本章2.5节的P0~P3口的内部结构后，将会有更深入的理解。
第2节-单片机内部主要部件
一、控制器
控制器由程序计数器、指令寄存器、指令译码器、 定时控制与条件转移逻辑电路等组成，对来自存储器 中的指令进行译码，通过定时电路，在规定的时刻发 出各种操作所需的控制信号，使各部分协调工作，完 成指令所规定的功能。
1、程序计数器 PC是一个16位的专用寄存器，用来存放下一条指 令的地址。CPU取指令时，PC的内容送到地址总线上。 从存储器取出一个指令码后，PC自动加1，指向下一条 指令，即CPU总是把PC的内容作为地址。51系列单片机 的寻址范围为64K，PC中数据范围是0000H～FFFFH，共 64K 。 单 片 机 上 电 或 复 位 时 ， PC 自 动 清 0 ， 装 入 地 址 0000H，保证单片机上电或复位后，程序从0000H开始 执行。
2．指令寄存器IR（Instruction Register） 指令寄存器是一个8位寄存器用于暂存待执行的指
令，等待译码。 3．暂存器TMP
用于暂存进入运算器的数据。 4．指令译码器ID（Instruction Decoder）
指令译码器是对指令寄存器中的指令进行译码，将 指令变为执行此指令所需要的电信号。根据译码器的输 出信号，再经时序电路定时产生执行该指令所需要的各 种控制信号。
一、单片机的RAM 8051单片机芯片中共有256个字节的RAM单元，其
中 128 个 字 节 被 专 用 寄 存 器 占 用 ， 用 户 使 用 的 只 是 前 128B，即通常所说的片内128B数据存储器，它可以用 来存放临时可读写的数据，但在单片机掉电时，RAM单 元所有数据将丢失。单片机对RAM的寻址空间可达64kB。
PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0
CY AC F0 RS1 RS0 OV F1
dsp2
DSP技术及应用
20
图2.8 乘法器/加法器单元功能框图
DSP技术及应用
21
2.3
中央处理单元（CPU）
（5）比较、选择和存储单元
功能 用途：在数据通信、模式识别等领域，经常要用到 Viterbi(维特比)算法。C54x DSP的CPU的比较、选择和 存储单元 (CSSU) 就是专门为 Viterbi 算法设计的进行加 法/比较/选择(ACS)运算的硬件单元。
DSP技术及应用
30
2.4
存储器和I/O空间
• C54x的总存储空间为192K字
存储器的组成（分为3个可选择的存储空间）：
程序存储空间ROM 64K 16位：存放程序（要执行的指令） 单访问SARAM 数据存储空间RAM 64 K16位 保存执行指令所使用的数据（ 双访问DARAM I / O存储空间64 K16位：提供与外部存储器映射的接口
DSP技术及应用
3
2.1
TMS320C54x硬件结构框图
TMS320C54x内部结构（3大块） (1)CPU 包 括 算 术 逻 辑 运 算 单 元 (ALU, Arithmetic Logic Unit) 、乘法器、累加器、移位寄存器、各种专门用途 的寄存器、地址生成器及内部总线。 (2)存储器系统 包括片内程序 ROM 、片内单访问的数据 RAM 和双访问 的数据RAM、外接存储器接口。 (3)片内外设与专用硬件电路 包括片内定时器、各种类型的串口、主机接口、片 内锁相环(PLL)、时钟发生器及各种控制电路。
第2章
2.1 2.2 2.3 2.4
第2章 AT89S52单片机的片内硬件结构(1)内部结构及引脚
（2）EA/ VPP (Enable Address/Voltage Pulse of Programming，31脚)
第一功能：
当EA接高电平时，在PC值不超出1FFFH （即不超出片内8KB Flash存储器的地址 范围）时，单片机读片内程序存储器 （8KB）中的程序，但PC值超出1FFFH （即超出片内8KB Flash地址范围）时， 将自动转向读取片外60KB（2000H-FFFFH）
Port 0
P1.2 P1.3
P0.0～P0.7统称为P0口。
P1.4 P1.5
❖ 地址/数据总线复用
P1.6 P1.7
❖ 地址总线低8位
RST/VPD RXD/P3. 0
（2）P2口（21脚～28脚）:
TXD/P3.1 INT0/ P3.2
P2.0～P2.7统称为P2口,
一
INT1/ P3.3 T0/ P3.4
EA ALE PSEN
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
16
补充知识： 210=1024=1K =0000 0011 1111 1111B =03FFH 216=65536=64K =1111 1111 1111 1111B =FFFFH 213=8192=8K =0001 1111 1111 1111B =1FFFH
储器中的内容，读取的地址范围为
T0/ P3.4
12 13 14
29 28 27
0000H～FFFFH，片内的8KB Flash 程序存 T1/P3.5 15
26
储器不起作用。 第二功能： 对片内Flash编程，接编程电压。
WR/P3.6 26
25
RD/P3.7 17
第2章STC系列单片机的结构与原理全
SS
SPI同步串行接口的从机选择信号端
P1.4
CCP1
PCA模块1的外部捕获触发信号输入、脉 冲输出及PWM输出
P1.5
MISO
SPI同步串行接口的主入从出（主器件的 输入和从器件的输出）
P1.6
MOSI
SPI同步串行接口的主出从入（主器件的 输出和从器件的输入）
P1.7
SCLK
SPI同步串行接口的时钟信号
P3.1 TxD
P3.2
INT 0
P3.3
INT1
T0
P3.4 CLKOUT0
INT T1
P3.5 CLKOUT1
INT
P3.6
WR
P3.7
RD
功能
串行口1数据接收端 串行口1数据发送端 外部中断0触发端，低电平或下降沿有效 外部中断1触发端，低电平或下降沿有效 定时/计数器T0工作在计数状态时外部信号输入端 时钟输出端 T0外部引脚下降沿触发中断 定时/计数器T1工作在计数状态时外部信号输入端 时钟输出端 T1外部引脚下降沿触发中断
• （3）VCC：电源正极。 • （4）GND：电源负极
19
2.4程序状态字寄存器
• 程序状态字寄存器PSW
D7 D6 D5 D4 D3 D2 D1 D0
CY AC F0 RS1 RS0 OV F1 P
C当C当位A在有YY运运时O在超表C—=执进P用A偶算算，—V1执出示——行位寄—；于数结结—C行溢8进—加或存—位记 则Y果 果辅加 出位奇法 借器溢有=录清的的助法，或用0偶或位中出符A零最最。进或O借户校减，寄1标号。高高位V的减位标验法则存志置数只位位标个法标识标指A器位1表要产没志数，运志C位志令中。示A生有位置为否算位0R位时1寄的择进产。位奇的S则时。。，存范1位生，数个O，、若器围，或进工V否，数若RD中清-用者位作则1S则的运3的零20位来借或寄A奇P8算：数。C－置向选位者存偶的寄清据+位D择时借器性结存1零4发，2当，组位。果用器。7生为前，若户组改的标选识位1 变，就会影响奇偶校验位P。
计算机学科专业基础综合组成原理-存储器层次结构(二)
计算机学科专业基础综合组成原理-存储器层次结构(二)(总分：100.00，做题时间：90分钟)一、{{B}}单项选择题{{/B}}(总题数：63，分数：100.00)1.主存储器主要性能指标有______。
Ⅰ．存储周期Ⅱ．存储容量Ⅲ．存取时间Ⅳ．存储器带宽∙ A.Ⅰ、Ⅱ∙ B.Ⅰ、Ⅱ、Ⅳ∙ C.Ⅰ、Ⅲ、Ⅳ∙ D.全部都是（分数：2.00）A.B.C.D. √解析：[解析] 主存储器的主要性能指标包括存储容量、存取时间、存储周期和存储器带宽。
存储容量是指某计算机实际配置的容量，通常来说，它小于最大可配置容量(主存地址空间大小)。
存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。
存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间。
存储器带宽是指单位时间内从存储器读出或写入存储器的最大信息量。
2.下面存储器中，已经被淘汰的是______。
∙ A.半导体存储器∙ B.磁表面存储器∙ C.磁芯存储器∙ D.光盘存储器（分数：2.00）A.B.C. √D.解析：[解析] 早期的计算机最常见的存储器是用各种磁芯制成的。
这种磁芯存储器已被微型集成电路块上的半导体存储器所取代。
3.主存储器速度的表示中，存取时间(Ta)和存取周期(Tc)的关系表述正确的是______。
∙ A.Ta＞Tc∙ B.Ta＜Tc∙ C.Ta=Tc∙ D.二者没有大小关系（分数：2.00）A.B. √C.D.解析：[解析] 存取时间是指执行一次读操作或写操作的时间，分读出时间和写入时间两种。
存储周期是指存储器进行连续两次独立的读或写操作所需要的最小时间间隔，它通常大于存取时间，故本题选B。
4.某32位微型机地址码为32位，若使用32K×8位的RAM芯片进行字扩展成存储器，则该机所允许的最大主存容量是______。
∙ A.32KB∙ B.16MB∙ C.512MB∙ D.4GB（分数：2.00）A.B.C.D. √解析：[解析] 要知道最大主存容量，只需要知道存储单元大小和存储单元个数即可。
第2章89C51单片机硬件结构与原理
串行通信
一、组成
一个8位 的微处理器CPU。
返回
片内数据存储器(RAM128B/256B）:
用以存放可以读/写的数据，如运算的中间结 果、最终结果以及欲显示的数据等。
返回
片内程序存储器Flash ROM （4KB/8KB）:
用以存放程序、一些原始数据和表格。但有 一些单片机内部不带ROM/EPROM，如8031、 8032、80C31等。
返回
（3）振荡器和定时电路
• 89C51单片机片内有振荡电路，只需 外接石英晶体和频率微调电容（2个 30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为 89C51工作的基本节拍即时间的最小 单位。
返回
（二）、存储器
1、程序存储器（ROM） 2、数据存储器（RAM）
返回
1、程序存储器（ROM）
地址从0000H开始。 用于存放程序和表格常数。
返回
2、数据存储器（RAM）
地址为00H～7FH。 用于存放运算的中间结果、数据暂存以
及数据缓冲等。 片内还有21个特殊功能寄存器（SFR），
它们同128字节RAM统一编址，地址为 80H～FFH。
返回
（三）、I/O接口
89C51有四个8位并行I/O接口P0～ P3。
区.
2 sdcw@
教学内容
§2.1 §2.2 §2.3 §2.4 §2.5
§2.6 §2.7
89C51单片机的结构 89C51单片机引脚及其功能 89C51存储器配置 CPU时序 复位及复位电路
89C51单片机的低功耗工作方式 输出/输入端口结构
返回
§2.1 89C51单片机的结构 §2.1.1 89C51组成结构与性能
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。