数字电子技术基础实验-8选1数据选择器74LS151
8选1数据选择器74LS151
8选1数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图所示，功能见表。
选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。
838电子（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
新艺图库如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
工作原理ab126计算公式大全74LS151功能表:在数字系统中，往往要求将并行输出的数据转换成串行输出，用数据选择器很容易完成这种转换。
例如将四位的并行数据送到四选一数据选择器的数据端上，然后在A1，A0地址输入端周期性顺序给出00 01 10 11,则在输出端将输出串行数据，不断重复。
数据选择器除了能从多路数据中选择输出信号外，还可以实现并行数据到串行数据的转换，作函数发生器等。
1.逻辑特性(1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。
通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。
(2) 构成思想: 多路选择器的构成思想相当于一个单刀多掷开关，即数据选择器的原理o74LS151为互补输出的8选1数据选择器，引脚排列如图3－2，功能如表3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图74LS151引脚排列使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1），多路开关被禁止。
1）使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
74sl151(详细)
8选1数据选择器74LS151（151 为互补输出的8 选1 数据选择器）74LS151为互补输出的8选1数据选择器，引脚排列如图所示，功能见表。
引脚，又叫管脚，英文叫Pin。
就是从集成电路（芯片）内部电路引出与外围电路的接线，所有的引脚就构成了这块芯片的接口数据选择端（ABC）按二进制译码（译码是编码的逆过程，同时去掉比特流在传播过程中混入的噪声。
利用译码表把文字译成一组组数码或用译码表将代表某一项信息的一系列信号译成文字的过程称之为译码。
），以从8 个数据（D0---D7）中选取1 个所需的数据。
只有在选通端STROBE 为低电平时才可选择数据。
151 有互补输出端（Y、W），Y 输出原码，W 输出反码。
选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
(就是说能使芯片工作的端口，如果使能端开，芯片就能工作，一般你看表示使能端的符号，如果上面有一横就是低电平有效（即如果使能端为低电平，芯片就能工作），反之就是高电平有效。
)又叫使能输入端（enable），它是芯片的一个输入引脚，或者电路的一个输入端口，只有该引脚激活，芯片才能工作，通常情况下为高电平有效，若符号上面有一横，则表示低电平有效。
多路选择器多路选择器是数据选择器的别称。
在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS151）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
多路选择器还包括总线的多路选择,模拟信号的多路选择等,相应的器件也有不同的特性和使用方法.具体可以查找相关网站数据选择器的定义及功能 数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。
实现数据选择功能的逻辑电路称为数据选择器→→→→数据输出n位通道选择信号I I I 012n -1数据选择器示意图4选1数据选择器功能表 输 入输出使能地 址G B A Y100001100××011D D D D 0123（1）使能端G ＝1时，不论C ～A 状态如何，均无输出（Y ＝0，W ＝1），多路开关被禁止。
实验报告——数据选择器及其应用
实验三项目名称：数据选择器及其应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的方法二、实验设备1、数字电子技术实验箱2、74LS1513、 74LS153三、实验内容及步骤1、测试数据选择器74LS151的逻辑功能接图3－4接线，地址端A2、A1、A、数据端D～D7、使能端S共12个引脚接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，完成表格3-3。
拨动逻辑开关，使D0～D7的状态分别为：10011010图3－4 74LS151逻辑功能测试表3－32、测试74LS153的逻辑功能接图3－5接线，地址端A 1、A 0、数据端1D 0～1D 3、数据端2D 0～2D 3、使能端1S 、2S 共12个引脚接逻辑开关，输出端1Q 、2Q 接逻辑电平显示器，按74LS153功能表逐项进行测试，完成表格3-4。
拨动逻辑开关，使1D 0～1D 3 的状态分别为：1001；2D 0～2D 3 的状态分别为1010。
图3－5 74LS153引脚功能表3－43、用8选1数据选择器74LS151实现逻辑函数 1）按下图接线图3-6接图。
C B C A B A F ++=图3－6 用8选1数据选择器实现C B C A B A F ++=2）验证逻辑功能，即：A 2A 1A 0＝CBA ，ABC 给不同的值，完成F 的数值，并验证结果是否满足 表3－55、用8选1数据选择器74LS151实现函数 B A B A F +=（1）将A 、B 加到地址端A 1、A 0，而A 2接地，由图3－7可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4～D 7都接地,则8选1数据选择器的输出Q ，便实现了函数A B B A F += 。
图3－7 8选1数据选择器实现B A B A F += 的接线图（2）完成表格3－6表3-6CB C A B A F ++=四、思考题1、对实验步骤的电路，记录测试结果2、分别列举74LS151和74LS153有哪些实际用途。
数据选择器74151应用
2、用八选一数据选择器设计一两个三位二进制数值比 较是否相等电路。两个三位二进制数A（A2A1A0）、B（B2B1B0）
Y Y A2 A1 A0 C B A W S
若两数相等时，
74LS Y2 Y3 Y4 Y5 Y6 Y7
74LS138
C B A G1 G2A G2B 1
设 A（A2A1A0=000） B（B2B1B0=000） 则：Y=D0=0； 若两数不想等时， 设 A（A2A1A0=000） B（B2B1B0=001） 则：Y=D0=1。
结论：Y=0两数相等 Y=1两数不相等
5
B2 B1 B0
3、数据选择器实现逻辑函数
用74LS151，实现三人表决电路
Z=AB+BC+AC
6
Z=m3+m5+m6+m7 D3=D5=D6=D7=1， D0=D1=D2=D4=0
7
数据选择器 ——74LS151
1
实验目的
1、掌握八选一数据选择器的逻辑功能； 2、利用八选一数据选择器设计组合逻辑 函数。
2
实验器材
数字电路实验箱，集成电路芯片74LS151， 74LS138
74LS151
74LS138
3
实验步骤
1、验证74LS151的逻辑功能。
（1）将芯片插在试验箱上，接上电源和地； （2）接上地址线，将C、B、A分别接到逻辑开关，作为数 据的地址，其中C为高位； （4）将数据输入端D0~D7分别接到逻辑开关，作为八个 数据输入； （5）将输出Y或者W接到0-1显示器上； （6）分别将地址置于000、001……111，检查输出端与 哪一个数据输入端的数据有关，而与其他数据无关，则说 明选择的是与其有关的数据。
数字电子技术基础实验-8选1数据选择器74LS151
数字电⼦技术基础实验-8选1数据选择器74LS1518选1数据选择器74LS151简介74LS151是⼀种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输⼊端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。
74LS151引脚图选择控制端（地址端）为C～A，按⼆进制译码，从8个输⼊数据D0～D7中，选择⼀个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均⽆输出（Y＝0，W＝1），多路开关被禁⽌。
（2）使能端G＝0时，多路开关正常⼯作，根据地址码C、B、A的状态选择D0～D7中某⼀个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
74LS151功能表数据选择器的应⽤数据选择器除实现有选择的传送数据外，还有其他⽤途，下⾯介绍⼏种典型应⽤。
（1）逻辑函数产⽣器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输⼊数据D0～D7的与或函数。
式中mi是C、B、A构成的最⼩项。
显然。
当Di＝１时，其对应的最⼩项mi在与或表达式中出现，当Di＝0时，对应的最⼩项就不出现。
利⽤这⼀点，不难实现组合逻辑函数。
已知逻辑函数，利⽤数据选择器构成函数产⽣器的过程是，将函数变换成最⼩项表达式，根据最⼩项表达式确定各数据输⼊端的⼆元常量。
将数据选择器的地址信号C、B、A作为函数的输⼊变量，数据输⼊D0～D7，作为控制信号，控制各最⼩项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为⼀个3变量的函数产⽣器。
例1 试⽤8选1数据选择器74LS151产⽣逻辑函数解：把式变换成最⼩项表达式：显然D3、D5、D6、D7，都应该等于１，⽽式中没有出现的最⼩项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产⽣器的逻辑图：、例2 试⽤与上例相同的8选1数据选择器产⽣从表中可以看出，凡使L值为1的那些最⼩项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。
用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路
八选一数据选择器74LS151 设计一个8421BCD 非法码检测电路用八选一数据选择器 74LS151 设计一个 8421BCD 非法码检测电路，当输入为非法码组时，输出为 1,否则为零。
二进制数与B C D码的对应关系如表10所示。
写出函数Y的逻辑表达式。
画出电路图并接线调试，观察是否与表10相符。
表10 输入与输出关系由所给出二进制数与BCD码的对应关系可以列出输出Y的真值表,通过卡诺图化简得到了输出逻辑函数Y的最简表达式:Y=A3(A2A1Ao+A2A1Ao'+A2A1'Ao+A2'A1Ao+A2A1 'Ao'+A2'A1Ao)+A2'A1Ao*0+A2'A'Ao'*0所以可以用8选1数据选择器实现得D0=D1=G'=0，D2=D3=D4=Ds=D6=D,=D,A=A,B=B,C=C由此式可以画出逻辑图13如下所示:图13 8421BCD 非法码检测电路逻辑图根据图13所示所示的逻辑图，在Multisim环境下搭接电路图如图14所示，在图14所示的电路中，指示灯X1,X2，X3和X4用于指示输入的逻辑电平指示灯，X5用于指示输出的逻辑电平。
图14 8421BCD 非法码检测电路仿真图在图14所示的电路中，指示灯灭表示低电平，指示灯亮表示高电平。
当A，B，C,D 输入不同的电平时，其仿真结果如图15所示。
图15所对应的输入输出结果如表11所示。
表 11 8421BCD 非法码检测电路真值表图 15 8421BCD 非法码检测电路仿真结果由图15和表11的测试结果可知，8421BCD 非法码检测电路的测量结果与表10的真值表完全一致，说明图13所示的逻辑图完全正确。
数字电路实验,数据选择器及其应用 实验报告
实验数据选择器及其应用一、实验目的1.了解74LS151（T3151）八选一数据选择器的逻辑功能。
2.学习应用74LS151进行简单逻辑设计。
3.了解74LS151的不同用途。
二、实验设备和器件1．+5V直流电源2．逻辑电平开关3．逻辑电平显示器4．74LS151（或CC4512）74LS153（或CC4539）三、实验原理数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
八选一数据选择器74LS151选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0~D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
四、实验内容与步骤1、数据选择器逻辑功能测试1.1电路图输入输出A B C D1Q1Q20 0 0 1 0 10 0 1 1 1 00 1 1 1 0 11 0 0 1 0 11 0 1 1 0 11 1 0 1 0 11 1 1 1 0 12、三输入多数表决器2.1 设计过程由多数表决器的特性，当有两个及以上的1时，数据选择器输出应该为高电平，二极管发光，由此可以设计逻辑电路图。
2.2电路图2.3实验结果输入输出A B C Q00000010010001111000101111011111根据仿真结果测试，逻辑电路图正常，能实现上述功能3、逻辑函数测试3.1 电路图3.2 实验结果1. F=AB+AC；2. F=ABC+ABC+BC仿真之后的结果如下：输入输出A B C F100010011010001101000101111001111输入输出A B C F200010010010001101001101111011110逻辑函数1、2的测试结果与预计结果相同五、实验注意事项及问题回答。
在逻辑函数功能测试中，数据选择器的功能最直观，高位位于最下端，在实验中混淆了一两次，设计电路的过程中，也是先根据真值表，判断输出的电平来源，再思考输入端是接高电平还是低电平。
实验二、数据选择器及其应用
实验二 数据选择器及应用一、实验目的1、掌握数据选择器的工作原理及逻辑功能。
2、熟悉74LS153和74LS151的引脚排列和测试方法。
3、学习用数据选择器构成组合逻辑电路的方法。
二、预习要求1、复习组合逻辑电路的分析方法及设计方法。
2、了解数据选择器的原理及功能。
3、阅读本实验的实验原理和测试方法。
三、实验内容1、中规模集成芯片74LS153、74LS151逻辑功能的验证。
2、用双四选一数据选择器74LS153实现八选一数据选择器。
3、用八选一数据选择器74LS151实现函数电路。
4、自行设计题目。
四、实验原理与测试方法数据选择器又称多路转换器或多路开关，其功能是把多个通道的数据传送到唯一的公共数据通道上去。
类似一个多掷开关，如图2.1所示。
图中有四路数据D 0 ～ D 3通过选择控制信号A 1、A 0（地址码）从四路数据中选中某一路数据送至输出端Y 。
一个n 个地址端的数据选择器，具有2n 个数据选择 功能。
例如：数据选择器（74LS153），n = 2，可完成四选一的功能；数据选择器（74LS151），n = 3，可完成八选一的功能。
1、实验原理（1）双四选一数据选择器74LS153的功能。
双4选1数据选择器就是在一片集成芯片上有两个4选1数据选择器。
集成芯片引脚排S 1、S 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端； 1Y 、2Y 为两个输出端。
（1）当使能端S 1（S 2）＝1时，多路开关被禁止，无输出，Y ＝ 0。
（2）当使能端S 1（S 2）＝0时，多路开关正常工作，根据地址码A 1、A 0的状态，将相应的数据D 0～D 3送到输出端1Y 、或2Y 。
其逻辑函数式为： )()()()(013012011010A A D A A D A A D A A D Y +++= 例如：A 1A 0＝00 则选择D O 数据到输出端，即Y ＝ D 0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8选1数据选择器74LS151
简介
74LS151是一种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输入端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。
74LS151引脚图
选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。
（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
74LS151功能表
数据选择器的应用
数据选择器除实现有选择的传送数据外，还有其他用途，下面介绍几种典型应用。
（1）逻辑函数产生器
从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输入数据D0～D7的与或函数。
式中mi是C、B、A构成的最小项。
显然。
当Di＝１时，其对应的最小项mi在与或表达式中出现，当Di＝0时，对应的最小项就不出现。
利用这一点，不难实现组合逻辑函数。
已知逻辑函数，利用数据选择器构成函数产生器的过程是，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的二元常量。
将数据选择器的地址信号C、
B、A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出
逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为一个3变量的函数产生器。
例1 试用8选1数据选择器74LS151产生逻辑函数
解：把式变换成最小项表达式：
显然D3、D5、D6、D7，都应该等于１，而式中没有出现的最小项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产生器的逻辑图：、
例2 试用与上例相同的8选1数据选择器产生
从表中可以看出，凡使L值为1的那些最小项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。
由此可得逻辑函数产生器：
通过上面两例可以看出，与用各种逻辑门设计组合逻辑电路相比，使用数据选择器的好处是无需对函数化简。
（2）实现并行数据到串行数据的转换
上图是实现并／串行转换的电路框图和输出信号时序图。
电路由8选1数据选择器和1个3位二进制计数器构成。
计数器的作用是累计时钟脉冲的个数，当时钟脉冲CP一个接一个送入时，计数器的输出端Q2Q1Q0从000→001→010→…→111依次变化。
由于Q2Q1Q0与选择器的地址输入端C、B、A相连，因此C、B、A就随时钟脉冲的逐个输入从000到111变化，选择器的输出Y随之接通D0、D1、D2、…Dn。
当选择器的数据输入端D0～D7与一个并行8位数01001101相连时，输出端得到的就是一串随时钟节拍变化的数据0－1－0－1－1－1－0－1，这种数称为串行数据。
为了简单起见，图中时序图的时钟脉冲CP画成了尖窄脉冲。