2.二进制译码器
译码器 含二进制译码器CT74LS138的逻辑功能等(专业教育)
主要要求： 理解译码的概念。 掌握二进制译码器 CT74LS138 的逻辑功能 和使用方法。 理解其他常用译码器的逻辑功能和使用方法。 掌握用二进制译码器实现组合逻辑电路的 方法。
1
在数字系统中，需要把二进制代码或二－十进制代 码（BCD码）翻译成十进制数字或字符（以表示它的 原意）并直接显示出来，或者翻译成控制信号去执行操 作等等，这种翻译过程称为译码。译码是编码的反过程。 实现译码的电路称为译码器。
址译码器。 而输入 A0、A1、A2则为地址码。
9
① A0、A1、A2 为输入端；
② S1 S2 S3 为 使能端；
③ Y0～Y7为输 出端（ 0有效）； ④ S1= 0, 或S2和S3 中有一个为1(为无
效状态)时, Y0～Y7 输出全为 1，译码
器处于禁止状态。
74LS138 的 真 值 表
输入
3
1．二进制译码器
1、2位二进制译码器
1） 真值表 Y0 A1 A0 m0
2） 输出表达式 Y1 A1A0 m1 Y2 A1 A0 m2
Y3 A1A0 m3
3） 逻辑图
输入
A1 A0 00 01 10 11
输出 Y3 Y2 Y1 Y0 0001 0010 0100 1000
S 端为控制端（片选端、使能端）
6
74LS139的功能表（ A0 Y0 Y1 Y2 Y3 1 ×× 1 1 1 1
0 000111 0 011011 0 101101 0 111110
当S＝0时，译码器 正常译码； 当S＝1时，输出 全 为 “ 1” ， 译 码 器处于禁止状态， 不能工作。。
因ＴＴＬ与非门输出为“0”电平时，功耗较大。而 采用译中输出为“0”电平时，其余三个门的输出端就为 “1”电平，可以降低整个电路的功耗，所以译码器的输 出常采用反码输出。即译中输出为“0”。
北京邮电大学数字电路2-3
Y0 Y1 Y2 Y3 1111 0111 1011
1101 1110
3. 应用举例 （1)提供片选
用3－8译码器构成4－16译码器
A0
Y0 0000
A1
Y1 0001
A2
Y2 0010
GA
74LS138
Y3 Y4
Y5
0011 0100 0101
GB
Y6 0110
GC
Y7 0111
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
两片双2:4译码器构成8路数据分配器。
(5) 译码器的其他应用
一个3位二进制数等值比较器。
2、 二－－十进制译码器（74LS42）
数数
1
点点
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBOO RRBBII
输入：8421BCD 码； 输出：与十进制数字相对应的10个信号 。
A3 A2 A1 A0 0000 000 1 0010 0011 0100 0101 0110 0111 1000 1001
数电-第十三次课(编码器2、译码器)
1
A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y 6 Y
7
二进制代码
3线－8线译码器
高低电平信号
1
译码器举例芯片——74HC138
地址输入端
片选输入端
输出端，低电平有效 74HC138的逻辑符号
2
1. 74HC138的逻辑功能
S为控制端（又称使能端） S=1 译码工作 为便于理解功能 ( A2 A1 A0 ) m0 Y0 S=0 禁止译码，输出全1 而分析内部电路 ( A2 A1 A0 ) m1 Y1 译码输入端 Yi内部电路图 ( S mi )( i 0,1,2, 7) ( A2 A1 A0 ) m7 Y7 输出端 3
1
1 1
0
0 0
1
1 1
0
1 1
1
0 1
1
1 0
1
0 1
0
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
5
74HC138
Yi ( S mi )( i 0,1,2, 7)
在使用时应注意： 0， 0 S1 1， S2 S3
( A2 A1 A0 ) m0 Y0 ( A2 A1 A0 ) m1 Y1 ( A2 A1 A0 ) m7 Y7
7
例：利用译码器分时将采样数据送入计算机。
总 线
三态门
E A
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1 Y
二进制译码器
自评
他评
师评
知识技能学习效 果
创新力实践力
对本节課 知识十分 清晰、全 面
产生或提 出新颖独 特的观点 构思或做 法
对本节課知 基本了解
识清晰，但 了在部分 部分不了解 知识点
产生或提出 一些观点、 但新颖独特 性有明显
产生或提 出了一些 与他人相 同想法与 做法
只会 一点 点
根本 就没 认真 思考 过
A ≥1 B
F
A
1
≥1
B
B
A
1
＆
B
F
B
F A＆ B
F
A
1
≥1
B
FA
1
≥1
B
F
B
1
B
1
A＆ B
＆
F
1
F
画逻辑图
尝试练习，合作完成下列逻辑函数表达式的逻辑图。
A B E
F0 E • A • B;
F1 E • A • B ;
F2 E • A • B;
F3 E • A • B
＆
F0
＆
F1
＆
F2
＆
（3）分类：常见的译码器有变量译码器、显示译码器。变量译码 器是一般以较少的输入变为较多输出的器件。常见有n线—2n线译
码器、8421BCD码译码器。 显示译码器用来将二进制转换成对应的 七段码，驱动LED或LCD发光从而显示出十进制数或其它信号。
2.合作学习
1． 自学P194页“1、工作原理”内容。 （1）概括主要内容 （2）“n线——2n线译码器”是什么意思？画
課堂评价
评价项目
优
良
参与小组讨论
自助学习
译码器原理及常用译码器简介
译码器原理及常用译码器简介首页> 电子基础> 数字电路译码器原理及常用译码器简介--------------------------------------------------------------------------------译码器原理及常用译码器简介一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。
译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。
1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。
图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
该译码器真值表如表7.1所示。
表7.1 T4138译码器真值表输入S1 S2+S3 A2 A1 A01 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。
数字逻辑及电路复习题及答案
"数字逻辑与电路"复习题第一章数字逻辑根底〔数制与编码〕一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.〔256〕10B.〔127〕10C.〔FF〕16D.〔255〕10 6．与十进制数〔53.5〕10等值的数或代码为 ABCD 。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题〔正确打√，错误的打×〕1. 方波的占空比为0.5。
〔√〕2. 8421码1001比0001大。
〔×〕3. 数字电路中用"1〞和"0〞分别表示两种状态,二者无大小之分。
〔√〕4．格雷码具有任何相邻码只有一位码元不同的特性。
〔√〕5．八进制数〔17〕8比十进制数〔17〕10小。
〔√〕6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
〔√〕7．十进制数〔9〕10比十六进制数〔9〕16小。
〔×〕8．当8421奇校验码在传送十进制数〔8〕10时，在校验位上出现了1时，说明在传送过程中出现了错误。
〔√〕三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
2.1编码器、译码器
第十七页，编辑于星期三：点 五十四分。
Y 2 I7 I7 I6 I7 I6 I5 I7 I6 I5 I4 I7 I6 I5 I4 Y 1 I7 I7 I6 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I7 I6 I5 I4 (I3 I2 ) Y 0 I7 I7 I6 I5 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I 1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I 1
• 2、 3位二进制优先编码器的原理和设计
• 输入和输出同3位二进制普通编码器。
• 有如下约定：在这里，仍然用000，001，…，111表示I0， I1，…，I7，优先级别是：I7>I6>I5>I4>I3>I2>I1>I0。
第十六页，编辑于星期三：点 五十四分。
首先，列真值 表。用输入信 号为1表示有编 码请求，否则 相反。
输入：8个需进行编码的信号I0～I7； 输出：用来进行编码的3位二进制代码
Y0，Y1，Y2。
第二页，编辑于星期三：点 五十四分。
• 电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到 正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这 些输入变量为一组互相排斥的变量。
• 有如下约定：在这里，用000，001，010，…，111表示I0， I1，I2，…I7 ， 输入信号为1，表示有编码请求，请求是互斥的。
第二十五页，编辑于星期三：点 五十四分。
译码器
一．译码器的基本概念及工作原理
译码：编码的逆过程，把输入的二进制代码翻译成所对应的控制 信号和信息。
译码器：实现译码功能的数字电路。有多个输入和多个输出的组合电 路，当其输入有n位二进制代码时，输出有m个表示代码原意的信号。
习题册参考答案-《数字电路基础(第二版)习题册》-A05-3097.docx
课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。
6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。