138二进制译码器
4.3常用组合逻辑电路(3线—8线译码器 138)
用二极管与门阵列组成的3 线－8线译码器
Y0 A2' A1' A0' m0 Y1 A2' A1' A0 m1 Y2 A2' A1 A0' m2 ... Y7 A2 A1 A0 m7
附加 控制端
集成译码器实例：74HC138
低电平 输出
S S1S 2S3 S1(S 2'S3')'
• 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 构成 4线—16线译码器
D3=0
Z
' i
mi'
D3=1
二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代 码译成10个高、低电平输出信号。 如74HC42
Yi mi (i 0 ~ 9)
四、 用译码器设计组合逻辑电路
集成译码器实例：74HC138
附加 控制端
Yi' ( S mi )'
S 1时 Yi' mi'
低电平 输出
S 0时,输出为全1。
74HC138的功能表：
输
入
输
出
S1
S
' 2
S3'
A2
A1
A0
Y7' Y6' Y5' Y4' Y3' Y2' Y1' Y0'
0
X XXX1 1 1 1 1 1 1 1
将要实现的输出逻辑函数的最小项之和的形式两次 取反，即
Z1 ((m3 m4 m5 m6 )) (m3 m4 m5 m6 ) Z2 ((m1 m3 m7 )) (m1 m3 m7 ) Z3 ((m2 m3 m5 )) (m2 m3 m5 ) Z4 ((m0 m2 m4 m7 )) (m0 m2 m4 m7 )
译码器实验报告
译码器实验报告一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
三、实验设备与器件1.+5V直流电源2.单次脉冲源3.逻辑电平开关4.74LS138四、实验内容及步骤1.74LS138译码器逻辑功能测试将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。
2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：1）检查芯片的电源和地的电平是否正确。
2）芯片的使能端连接的电平正确。
3）从逻辑电平开关输入信号是否正确。
4）从输出端按逻辑功能状态往前一步一步排查。
3.两片3线-8线译码器74LS138扩展为4线-16线译码器用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
138译码器原理
138译码器原理138译码器是一种常用的数字电路元件，它在数字系统中扮演着十分重要的角色。
它可以将输入的二进制信号转换成相应的输出信号，通常用于解码器、显示驱动器和存储器选择器等电路中。
本文将对138译码器的原理进行详细介绍，以便读者更好地理解和应用这一元件。
138译码器是一种3-8译码器，它有3个输入引脚和8个输出引脚。
在138译码器中，输入信号的组合决定了哪一个输出引脚会被激活，这种输出引脚的激活方式被称为译码。
在138译码器中，当输入信号为000时，第一个输出引脚会被激活；当输入信号为001时，第二个输出引脚会被激活；以此类推，一直到当输入信号为111时，第八个输出引脚会被激活。
138译码器的原理基于布尔代数和逻辑门电路。
在138译码器中，通常会使用与门、非门和或门等逻辑门电路来实现输入信号到输出信号的转换。
通过适当的组合和连接这些逻辑门电路，可以实现输入信号到输出信号的精确转换，从而实现译码的功能。
在实际应用中，138译码器常常用于将数字系统中的控制信号转换成相应的操作信号。
例如，当我们需要控制一个8位的设备时，可以使用138译码器将3个控制信号转换成8个操作信号，从而实现对设备的精确控制。
此外，138译码器还可以用于驱动7段数码管、LED显示器和存储器芯片等场合，它的应用范围非常广泛。
在使用138译码器时，需要注意输入信号和输出信号之间的对应关系，以及逻辑门电路的连接方式。
只有在正确理解和应用138译码器的原理之后，才能更好地发挥它的作用，从而提高数字系统的性能和可靠性。
总之，138译码器是一种重要的数字电路元件，它在数字系统中有着广泛的应用。
通过深入理解和掌握138译码器的原理，可以更好地应用它来解决实际的工程问题，从而提高数字系统的设计水平和工作效率。
希望本文对读者对138译码器的原理有所帮助，谢谢阅读！。
74ls138功能介绍
74ls138功能介绍74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
译码器和数据选择器
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。
若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
接成多路分配器，可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图4－4所示。
74ls138功能
74ls138功能74LS138是一种三线至八线译码器/多路复用器集成电路。
它的功能是将三个输入线（A, B, C）的组合编码转换成八个输出线之一（Y0-Y7）。
74LS138由两个部分组成：译码器和多路复用器。
译码器功能：它的主要功能是将输入的三位二进制代码（A, B, C）转化为对应的八个输出线之一（Y0-Y7）。
当输入的二进制代码与译码器的内部逻辑相匹配时，相应的输出线Y0-Y7被激活（置1），其余的输出线则被禁用（置0）。
译码器使用了多个与门和非门来实现这一功能。
多路复用器功能：多路复用器的功能是根据A, B, C三个输入线的状态，将输入的八个数据线（D0-D7）中的一个复制到输出线（Y）上。
由于译码器部分已经实现了对应关系，所以多路复用器只需要将对应的输入线连接到输出线即可。
74LS138的特点：1. 它是一种低功耗TTL（Transistor-Transistor Logic）电平集成电路。
2. 由于采用了多个与门和非门的组合，所以能够实现高速的编码和译码功能。
3. 使用了三输入线，八输出线的结构，适用于处理三位二进制的多路选择问题。
4. 输出线具有驱动能力，可以连接较高负载电器。
5. 内部结构简单，易于集成和使用。
应用领域：74LS138广泛应用于数字电子系统中的地址译码、信号切换和信号分发等方面。
例如，它可以被用作存储器的地址译码器，将不同的地址对应到存储器的不同单元，使得系统能够选择正确的存储器单元读取或写入数据。
另外，它还可以用于多路选择器或多路复用器，将多个输入信号中的一个选择输出。
总之，74LS138是一种功能强大、应用广泛的译码器/多路复用器集成电路，能够高效地处理二进制编码和多路选择问题。
ls138译码器内部电路逻辑图功能表简单应用
74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138<74ls138译码器内部电路>3线-8线译码器74LS138的功能表<74ls138功能表>无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出<74ls138逻辑图>由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
三八译码器的结构、原理与设计_毕业论文
题目：三八译码器的结构、原理与设计学院：物理学院专业：电子科学与技术姓名：董少雨指导教师：赵宏亮完成日期：2014年5月20日毕业论文任务书毕业论文题目：三八译码器的结构、原理与设计选题意义、创新性、科学性和可行性论证：如今全球信息化的步伐正在不断加快，数字信号的产生、变换等方面应用的更加广泛。
三八译码器在信号处理方面起着十分重要的作用。
本文主要阐述三八译码器的基本结构和工作原理，并通过对时序逻辑电路设计方法的研究，完成三八译码器的设计。
主要内容：译码器的种类与特点，三八译码器的结构和工作原理，最后完成了三八译码器的设计。
目的要求：1、熟悉三八译码器的发展背景和趋势。
2、掌握各类译码器的工作性能。
3、了解三八译码器的基本结构和工作原理。
4、学会时序逻辑电路的设计方法。
计划进度：2013年12月21日~2014年2月25日，确定毕业论文选题，并搜集资料，查阅相关文献；2014年2月26日~4月10日，写出论文总体大纲，运用软件得到仿真数据；2014年4月11日~4月25日，论文撰写；提交初稿；2014年4月26日~5月19日，修改论文，论文定稿，准备答辩。
指导教师签字：主管院长（系主任）签字：2013年12 月25 日辽宁大学本科毕业论文（设计）指导记录表论文题目三八译码器的结构、原理与设计学生姓名董少雨学号101002103 年级、专业10级电子科学与技术指导教师姓名赵宏亮指导教师职称讲师所在院系物理学院第一次指导（对确定题目、毕业论文（设计）任务书的指导意见）：由于以前对三八译码器有所了解，《三八译码器的结构、原理与设计》题目符合毕业论文设计的要求。
研究三八译码器可以加强对数字集成电路的了解，毕业论文进度安排合理，接下来按照进度写出论文总体大纲。
指导方式：（请选择）面谈√电话电子邮件指导教师签字：2013年12月24日第二次指导（对论文提纲的指导意见）：查阅相关资料，进一步地掌握三八译码器的基本结构和工作原理，三八译码器的设计方法十分合理，要熟悉掌握相关软件的使用并从中得到相关数据。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5 输出端
表3-6 74LS138的功能表
高电平 有效
低电平 有效
禁止 译码 译 码 工 作
2015年11月11日10时 25分
译中为0
6
低电平有 效输出
三位二进 制代码
使能端
图3-8 74LS138的逻辑符号
2015年11月11日10时 25分
7
74LS138的逻辑功能
2015年11月11日10器实现逻辑函数：
F ( A, B, C ) m(1,3,5,6,7)
解：因为 则
Yi mi (i 0,1,2,7)
m1 m3 m5 m6 m7 m1 m3 m5 m 6 m 7 Y1 Y3 Y5 Y6 Y7
F ( A, B, C ) m (1,3,5,6,7)
2015年11月11日10时 25分
12
因此，正确连接控制输入端使译码器处于工作 状态，将 Y1 、Y３ 、Y５ 、 Y７ 经一个与非门输 Y６ 、 出，A2、A1、A0分别作为输入变量A、B、C，就可实
现组合逻辑函数。
F ( A, B, C ) m(1,3,5,6,7) Y1 Y3 Y5 Y6 Y7
3.3
译码器
结束 放映
3.3.1 二进制译码器 3.3.2 二-十进制译码器
2015年11月11日10时 25分
1
复习
全班有42名同学，需几位二进制代码才能表示？ 为什么要用优先编码器？
2015年11月11日10时 25分
2
3.3
译码器
译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。 译码器： 实现译码功能的电路。
仿真
2015年11月11日10时 25分
图3-10 例3-4电路图 13
3.3.2 二-十进制译码器
二—十进制译码器的逻辑功能是将输入的
BCD码译成十个输出信号。
图3-11 二—十进制译码器74LS42的逻辑符号
2015年11月11日10时 25分 14
表3-7 二-十进制译码器74LS42的功能表
编码对象
二进制代码
编码 译码
原来信息
常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。
2015年11月11日10时 25分 3
3.3.1 二进制译码器
输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。 输入是三位二进 制代码、有八种状态， 八个输出端分别对应 其中一种输入状态。 因此，又把三位二进 制译码器称为3线—8 线译码器。
Yi S mi (i 0,1,2,7)
2015年11月11日10时 25分 9
2. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
仿真 扩展位 控制 图 3-9 用两片 74LS138 译码器构成 4线—16 线译码器 A =1 时，片 Ⅰ 禁止，片 Ⅱ 工作 2015年11 月 11 日 10 时 3 使能端 10 25分
三个译码输入端（又称地址输入端）A2、
A1、A0，八个译码输出端 Y0~Y7 ，以及三个控制
端（又称使能端） S3。 S1、S2 、 S1 、 S3 是译码器的控制输入端，当 S1 S2 ， = 1、 S2 + S3 = 0 (即 S1 = 1,S2 和S3 均为0)时，GS 输出为高电平，译码器处于工作状态。否则，译 码器被禁止，所有的输出端被封锁在高电平。
译中 为0 拒绝 伪码
2015年11月11日10时 25分 15
图3-7 三位二进制译码器的方框图
2015年11月11日10时 25分 4
1. 74LS138的 逻辑功能 仿真
负逻辑 与非门
S为控制端 （又称使能端） S=1 译码工作 S=0 禁止译码， 输出全1 S S1 S2 S3 为便于理解功能 而分析内部电路 译码输入端
Y内部电路图 i S mi (i 0,1,2,7)
(2) 实现组合逻辑函数F（A，B，C）
F ( A, B, C ) mi (i 0 ~ 7)
Yi S mi mi ( S 1, i 0,1,2,7)
比较以上两式可知，把3线—8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输 入变量（ABC），译码器的每个输出端Yi都与某一 个最小项mi相对应，加上适当的门电路，就可以利 用译码器实现组合逻辑函数。
2015年11月11日10时 25分
S S1 S2 S3
8
当译码器处于工作状态时，每输入一个二进制代
码将使对应的一个输出端为低电平，而其它输出端均
为高电平。也可以说对应的输出端被“译中”。
74LS138输出端被“译中”时为低电平，所以其逻
辑符号中每个输出端 Y0~Y7 上方均有“—”符号。