二进制译码器
范文4.3常用组合逻辑电路(3线—8线译码器138)
• 编码： 将输入的每个高/低电平信号变成一个对应的二 进制代码
最新.
1
选通输入端 S'
I '7
I '6
I '5
状态信号 I '4
输入端
I '3
〔低电平有效〕 I '2
I '1
I '0
YS'
YE' X
最新.
74HC148
Y ' S 选通输出端
Y '2 代码输出端 Y '1 Y '0 〔低电平有效〕 Y'EX 扩展端
最新.
16
例1：利用74HC138设计一个多输出的组合逻辑电 路，输出逻辑函数式为：
Z1 AC ' A'BC AB'C Z2 BC A'B'C Z3 A'B AB'C Z4 A'BC ' B'C ' ABC
最新.
17
解：先将要输出的逻辑函数化成最小项之和的形式， 即
Z1ACABCABCm3m4m5m6 Z2 BCABCm1m3m7 Z3 ABABCm2m3m5 Z4 ABCBCABC m0m2m4m7
S2'S3'0时
Yi'(S1mi)'
最新.
12
• 利用附加控制端进展扩展 • 例：用74HC138〔3线—8线译码器〕 • 构成 4线—16线译码器
最新.
13
D3=0
Zi' mi'
最新.
D3=1
14
二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代 码译成10个高、低电平输出信号。
7.2 二进制译码器
——Multiplexers and Decoders7.2 二进制译码器及应用⏹译码器分类⏹二进制译码器⏹二进制译码器的典型应用译码器——♦特点：多输入、多输出的组合逻辑电路♦功能：将一种编码转换为另一种编码1. 译码器及分类分类特点译码演示二进制译码器输入：n 位二进制码输出：N位（N=2n），每根输出线都与一个输入最小项唯一对应（输出线编号值=最小项编号值） 每个最小项输入，只能使N 根输出线中的一个输出有效N（N=2n）中取一译码器，也称最小项译码器。
代码转换译码器从一种编码转换为另一种编码（例如：8421BCD码→余3码）显示译码器将输入的编码信号转换为十进制码或其它特定编码，用来驱动显示器件显示相应的文字符号。
1111111111YY1Y7Y2Y3Y4Y5Y6（3线-8线译码器）译码器CBA例：3线-8线译码器 G 1 G 2A G 2BBCA Y 0Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 译码器输出：低电平有效 使能端 输入 译码输出 G 1 G 2A G 2B C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 70 X X X XX 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 10 0 1 0 0 1 1 1 1 0 1 1 1 10 0 1 0 1 1 1 1 1 1 0 1 1 10 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0y i =m i =M i& && & & & & & & 有缘学习更多关注桃报：奉献教育（店铺）或＋谓ｙｇｄ３０７６译码器输出：高电平有效y i =m i 典型芯片· 74LS139· 74LS138· 74LS154 例：3线-8线译码器 G 1 G 2A G 2BBCA Y 0 Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 使能端 输入 译码输出 G 1 G 2A G 2B C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 X X X X X 0 0 0 0 0 0 0 0 X 1 X X X X 0 0 0 0 0 0 0 0 X X 1 X X X 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 10 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1& && & & & & & &微处理器的地址译码 3. 二进制译码器的典型应用 D 0A 01D 7 … A 15 A 14A 13A 12… 数据总线 D 0D 7 … 0 0 74ls138 CSD 0 D 7 … CS 外设1 外设2 D 0 D 7 … CS 外设8 … … 微处理器任意时刻只有一个外设被选中，其余外设的数据端均为高阻态。
数电-第十三次课(编码器2、译码器)
1
A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y 6 Y
7
二进制代码
3线－8线译码器
高低电平信号
1
译码器举例芯片——74HC138
地址输入端
片选输入端
输出端，低电平有效 74HC138的逻辑符号
2
1. 74HC138的逻辑功能
S为控制端（又称使能端） S=1 译码工作 为便于理解功能 ( A2 A1 A0 ) m0 Y0 S=0 禁止译码，输出全1 而分析内部电路 ( A2 A1 A0 ) m1 Y1 译码输入端 Yi内部电路图 ( S mi )( i 0,1,2, 7) ( A2 A1 A0 ) m7 Y7 输出端 3
1
1 1
0
0 0
1
1 1
0
1 1
1
0 1
1
1 0
1
0 1
0
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
5
74HC138
Yi ( S mi )( i 0,1,2, 7)
在使用时应注意： 0， 0 S1 1， S2 S3
( A2 A1 A0 ) m0 Y0 ( A2 A1 A0 ) m1 Y1 ( A2 A1 A0 ) m7 Y7
7
例：利用译码器分时将采样数据送入计算机。
总 线
三态门
E A
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1 Y
二进制译码器
自评
他评
师评
知识技能学习效 果
创新力实践力
对本节課 知识十分 清晰、全 面
产生或提 出新颖独 特的观点 构思或做 法
对本节課知 基本了解
识清晰，但 了在部分 部分不了解 知识点
产生或提出 一些观点、 但新颖独特 性有明显
产生或提 出了一些 与他人相 同想法与 做法
只会 一点 点
根本 就没 认真 思考 过
A ≥1 B
F
A
1
≥1
B
B
A
1
＆
B
F
B
F A＆ B
F
A
1
≥1
B
FA
1
≥1
B
F
B
1
B
1
A＆ B
＆
F
1
F
画逻辑图
尝试练习，合作完成下列逻辑函数表达式的逻辑图。
A B E
F0 E • A • B;
F1 E • A • B ;
F2 E • A • B;
F3 E • A • B
＆
F0
＆
F1
＆
F2
＆
（3）分类：常见的译码器有变量译码器、显示译码器。变量译码 器是一般以较少的输入变为较多输出的器件。常见有n线—2n线译
码器、8421BCD码译码器。 显示译码器用来将二进制转换成对应的 七段码，驱动LED或LCD发光从而显示出十进制数或其它信号。
2.合作学习
1． 自学P194页“1、工作原理”内容。 （1）概括主要内容 （2）“n线——2n线译码器”是什么意思？画
課堂评价
评价项目
优
良
参与小组讨论
自助学习
138二进制译码器
5 输出端
表3-6 74LS138的功能表
高电平 有效
低电平 有效
禁止 译码 译 码 工 作
2015年11月11日10时 25分
译中为0
6
低电平有 效输出
三位二进 制代码
使能端
图3-8 74LS138的逻辑符号
2015年11月11日10时 25分
7
74LS138的逻辑功能
2015年11月11日10器实现逻辑函数：
F ( A, B, C ) m(1,3,5,6,7)
解：因为 则
Yi mi (i 0,1,2,7)
m1 m3 m5 m6 m7 m1 m3 m5 m 6 m 7 Y1 Y3 Y5 Y6 Y7
F ( A, B, C ) m (1,3,5,6,7)
2015年11月11日10时 25分
12
因此，正确连接控制输入端使译码器处于工作 状态，将 Y1 、Y３ 、Y５ 、 Y７ 经一个与非门输 Y６ 、 出，A2、A1、A0分别作为输入变量A、B、C，就可实
现组合逻辑函数。
F ( A, B, C ) m(1,3,5,6,7) Y1 Y3 Y5 Y6 Y7
3.3
译码器
结束 放映
3.3.1 二进制译码器 3.3.2 二-十进制译码器
2015年11月11日10时 25分
1
复习
全班有42名同学，需几位二进制代码才能表示？ 为什么要用优先编码器？
2015年11月11日10时 25分
2
3.3
译码器
译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。 译码器： 实现译码功能的电路。
译码器原理及常用译码器简介
译码器原理及常用译码器简介首页> 电子基础> 数字电路译码器原理及常用译码器简介--------------------------------------------------------------------------------译码器原理及常用译码器简介一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。
译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。
1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。
图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
该译码器真值表如表7.1所示。
表7.1 T4138译码器真值表输入S1 S2+S3 A2 A1 A01 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。
译码器的原理和应用
译码器的原理和应用1. 译码器的基本概念译码器是一种能够将输入的编码信号转换为特定输出的电子设备。
它通常用于数字系统中，用来解码输入信号并输出相应的控制信号。
译码器的主要功能是将输入信号解码为特定的输出信号，从而控制系统的工作。
译码器由输入端、译码逻辑和输出端组成。
2. 译码器的原理译码器的原理是基于布尔代数和逻辑电路的运算规则。
它使用不同的逻辑门实现对输入信号的解码。
常见的译码器有二进制译码器、BCD译码器和十进制译码器等。
2.1 二进制译码器二进制译码器是最基本的译码器类型。
它将输入的二进制编码转换为相应的输出信号。
常见的二进制译码器有2-4译码器、3-8译码器和4-16译码器等。
这些译码器通过将输入信号与特定的逻辑门进行组合，从而实现对输入信号的解码。
2.2 BCD译码器BCD译码器是将二进制编码转换为BCD码的译码器。
BCD码是一种用于表示十进制数字的编码形式。
BCD译码器通常用于将二进制信号转换为七段显示数码管所需的信号，从而实现数字显示。
2.3 十进制译码器十进制译码器是将二进制编码转换为十进制数字的译码器。
它通常使用BCD码或其他编码形式表示十进制数字，并将输入的二进制信号转换为对应的十进制数字。
3. 译码器的应用译码器在数字系统中有广泛的应用。
以下是一些常见的应用场景：3.1 数字系统的控制译码器通常用于数字系统的控制功能。
例如，它可以将输入的编码信号转换为特定的控制信号，来控制数字系统中的各个模块的工作。
通过不同的输入信号解码，译码器可以实现对数字系统的灵活控制。
3.2 数字显示译码器在数码管的控制中起着重要的作用。
它将输入的编码信号转换为七段数码管所需的信号，从而实现数字的显示。
3.3 键盘扫描译码器也可以用于键盘扫描。
通过将键盘上按键对应的编码信号解码，译码器可以判断用户按下的是哪一个按键，从而实现对键盘输入的处理。
3.4 时序控制译码器可以用于时序控制电路中。
通过将输入信号解码为相应的控制信号，译码器可以实现对时序控制电路的控制，例如时钟、定时器和计数器等。
实验二 译码器及其应用
计算机科学与工程学院 数字电路实验报告专业__软件工程 _班级 姓名__王金华____学号___50___实验二 译码器及其应用一、 实验目的1. 掌握 3 -8 线译码器、4 -10 线译码器的逻辑功能和使用方法。
2. 掌握用两片 3 -8 线译码器连成 4 -16 线译码器的方法。
3. 掌握使用 74LS138 实现逻辑函数和做数据分配器的方法。
二、 实验仪器和器材1、数字逻辑电路实验箱。
2、数字逻辑电路实验箱扩展板。
3、数字万用表、双踪示波器。
4、芯片 74LS138（两片）、74LS42、74LS20 各一片。
三、 实验原理译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控 制信号，具有译码功能的逻辑电路称为译码器。
译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
下图表示二进制译码器的一般原理图：个输入端，n2个输出端它具有 n 和一个使能输入端。
在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。
每一个输出所代表的函数对应于 n 个输入变量的最小项。
二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。
1、3-8 线译码器74LS138它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0~Y7。
另外它还有三个使能输入端E1、E2、E3。
它的引脚排列见图4-2，功能表见表4-1。
2、4-10 线译码器74LS42它的引脚排列见图4-3，功能表见表4-2。
四、实验内容及实验步骤图 4-4 两片 74LS138 组合成1. 74LS138 译码器逻辑功能测试将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，找一个 16PIN 的插座插上芯片 74LS138，并在 16PIN 插座的第 8 脚接上实验箱的地（GND ），第 16 脚接上电源（VCC ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Yi S mi (i 0,1,2,7)
2018年11月9日10时17 分 9
2. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
仿真 扩展位 控制 图 3-9 用两片 74LS138 译码器构成 4线—16 线译码器 A =1 时，片 Ⅰ 禁止，片 Ⅱ 工作 2018年11 月 9 日 10 时 17 3 使能端 10 分
(2) 实现组合逻辑函数F（A，B，C）
F ( A, B, C ) mi (i 0 ~ 7)
Yi S mi mi ( S 1, i 0,1,2,7)
比较以上两式可知，把3线—8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输 入变量（ABC），译码器的每个输出端Yi都与某一 个最小项mi相对应，加上适当的门电路，就可以利 用译码器实现组合逻辑函数。
三个译码输入端（又称地址输入端）A2、
A1、A0，八个译码输出端 Y0~Y7 ，以及三个控制
端（又称使能端） S3。 S1、S2 、 S1 、 S3 是译码器的控制输入端，当 S1 S2 ， = 1、 S2 + S3 = 0 (即 S1 = 1,S2 和S3 均为0)时，GS 输出为高电平，译码器处于工作状态。否则，译 码器被禁止，所有的输出端被封锁在高电平。
2018年11月9日10时17 分
S S1 S2 S3
8
当译码器处于工作状态时，每输入一个二进制代
码将使对应的一个输出端为低电平，而其它输出端均
为高电平。也可以说对应的输出端被“译中”。
74LS138输出端被“译中”时为低电平，所以其逻
辑符号中每个输出端 Y0~Y7 上方均有“—”符号。
F ( A, B, C ) m (1,3,5,6,7)
2018年11月9日10时17 分
12
因此，正确连接控制输入端使译码器处于工作 状态，将 Y1 、Y３ 、Y５ 、 Y７ 经一个与非门输 Y６ 、 出，A2、A1、A0分别作为输入变量A、B、C，就可实
现组合逻辑函数。
F ( A, B, C ) m(1,3,5,6,7) Y1 Y3 Y5 Y6 Y7
编码对象
二进制代码
编码 译码
原来信息
常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。
2018年11月9日10时17 分 3
3.3.1 二进制译码器
输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。 输入是三位二进 制代码、有八种状态， 八个输出端分别对应 其中一种输入状态。 因此，又把三位二进 制译码器称为3线—8 线译码器。
仿真
2018年11月9日10时17 分
图3-10 例3-4电路图 13
3.3.2 二-十进制译码器
二—十进制译码器的逻辑功能是将输入的
BCD码译成十个LS42的逻辑符号
2018年11月9日10时17 分 14
表3-7
二-十进制译码器74LS42的功能表
译中 为0 拒绝 伪码
图3-7 三位二进制译码器的方框图
2018年11月9日10时17 分 4
1. 74LS138的 逻辑功能 仿真
负逻辑 与非门
S为控制端 （又称使能端） S=1 译码工作 S=0 禁止译码， 输出全1 S S1 S2 S3 为便于理解功能 而分析内部电路 译码输入端
Y内部电路图 i S mi (i 0,1,2,7)
2018年11月9日10时17 分 11
例3-4 试用74LS138译码器实现逻辑函数：
F ( A, B, C ) m(1,3,5,6,7)
解：因为 则
Yi mi (i 0,1,2,7)
m1 m3 m5 m6 m7 m1 m3 m5 m 6 m 7 Y1 Y3 Y5 Y6 Y7
2018年11月9日10时17 分 15
3.3
译码器
结束 放映
3.3.1 二进制译码器 3.3.2 二-十进制译码器
2018年11月9日10时17 分
1
复习
全班有42名同学，需几位二进制代码才能表示？ 为什么要用优先编码器？
2018年11月9日10时17 分
2
3.3
译码器
译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。 译码器： 实现译码功能的电路。
2018年11月9日10时17 分
5 输出端
表3-6
74LS138的功能表
高电平 有效
低电平 有效
禁止 译码 译 码 工 作
2018年11月9日10时17 分
译中为0
6
低电平有 效输出
三位二进 制代码
使能端
图3-8
74LS138的逻辑符号
2018年11月9日10时17 分
7
74LS138的逻辑功能