译码器实现逻辑电路
74LS153译码器组合逻辑电路设计案例分析
74LS153译码器组合逻辑电路设计案例分析1、逻辑电路：D3、D2、D1、D0为数据输入端，A1、A0为地址信号输入端，Y 为数据输出端，ST 为使能端，又称选通端，输入低电平有效。
下图7.10为74LS153 管脚排列示意图。
该芯片中存在两个4选1数据选择器。
2Y92C0102C1112C2122C313A 14B 2~1G 11Y71C061C151C241C33~2G15图7.10 74LS153 管脚排列表7.5为74LS153的功能表。
当使能端G 有效时，输出等于地址信号A 、B 所选择的数据信号。
可得输出函数表达式为：3322110C m C m C m C m Y o +++=。
对于一个n 选1的数据选择器，其输出函数为：n n o C m C m Y ++=...0 二、用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出：∑-===++=1200...n i ii n n o c m C m C m Y 而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式。
对照函数表达式和相应的数据选择器输出函数表达式，可以实现用数据选择器来表示逻辑函数。
实现步骤：(1)根据函数变量选择合适的数据选择器，一般变量个数n 个，选择2n 选1的数据选择器。
(2)将被表示的函数转换成标准与或表达式。
(3)写出选择的数据选择器的输出函数。
(4)对比两函数，使数据选择器的地址端和函数变量一一对应（高位对高位），表达式中出现的最小项相应的输入数据C 为1，否则为0。
(5)画逻辑电路图。
例:用数据选择器和门电路实现AC AB Y +=的组合逻辑电路。
(1) 选择数据选择器：选8选1数据选择器74LS151。
(2) 标准与或表达式756m m m ABC C B A C AB AC AB Y '+'+'=++=+=' (3)写出数据选择器输出函数776655443322110C m C m C m C m C m C m C m C m Y o +++++++=(4)对照上述两表达式，令A=A2，B=A1，C=A0，则n n m m '=，所以，C 0=C 1=C 2=C 3=C 4=0；C 5=C 6=C 7=1。
译码器实验报告
译码器实验报告一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
三、实验设备与器件1.+5V直流电源2.单次脉冲源3.逻辑电平开关4.74LS138四、实验内容及步骤1.74LS138译码器逻辑功能测试将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。
2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：1）检查芯片的电源和地的电平是否正确。
2）芯片的使能端连接的电平正确。
3）从逻辑电平开关输入信号是否正确。
4）从输出端按逻辑功能状态往前一步一步排查。
3.两片3线-8线译码器74LS138扩展为4线-16线译码器用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
数字电路实验二--译码器实验报告深圳大学--郭治民
深圳大学实验报告实验课程名称：数字电路与逻辑设计实验项目名称：译码器学院：计算机与软件学院专业：计算机科学与技术报告人：郭治民学号： 2011150117 班级： 3 同组人：姜峰指导教师：李琰实验时间： 2012-10-23实验报告提交时间： 2012-11-05教务处制实验报告包含内容一、实验目的与要求1．了解和正确使用MSI组合逻辑部件；2．掌握一般组合逻辑电路的特点及分析、设计方法；3. 学会对所设计的电路进行静态功能测试的方法；4. 观察组合逻辑电路的竞争冒险现象。
二、实验说明译码器是组合逻辑电路的一部分。
所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
译码器分成三类：1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。
如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
3、实验设备1． RXB-1B数字电路实验箱2．器件74LS00 四2输入与非门74LS20 双4输入与非门74LS138 3线—8线译码器四、任务与步骤任务一：测试3线—8线译码器74LS138逻辑功能将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。
A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。
Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。
译码器设计组合逻辑电路案例分析
译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N 个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
3位二进制编码器有 8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表7.2，输入为高电平有效。
译码器原理及常用译码器简介
译码器原理及常用译码器简介首页> 电子基础> 数字电路译码器原理及常用译码器简介--------------------------------------------------------------------------------译码器原理及常用译码器简介一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。
译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。
1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。
图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
该译码器真值表如表7.1所示。
表7.1 T4138译码器真值表输入S1 S2+S3 A2 A1 A01 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。
38译码器实现逻辑电路
Z 2 BC A' B 'C Z 3 A' B AB 'C Z 4 A' BC ' B 'C ' ABC
' ' ' ' ' Z1 AC ' A' BC AB 'C m(3,4,5,6) Z1 m (3,4,5,6) ( m3 m4 m5 m6 )
附加 控制端
S S3 S2 S1
低电平 输出
Yi' ( S mi )'
74HC138的功能表：
输 入
《数字电子技术基础》第五版
输
出
S1
0 X 1 1 1 1 1 1 1 1
' ' A2 A1 A0 Y ' Y ' Y ' Y ' Y ' Y ' Y ' Y ' S2 S3 7 6 5 4 3 2 1 0
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
《数字电子技术基础》第五版
• 利用附加控制端进行扩展 例： 用74HC138（3线—8线译码器）
4线—16线译码器
《数字电子技术基础》第五版
D3=0
1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获 得任何形式的输入变量不大于n的组合函数
Y ∑ mi
《数字电子技术基础》第五版
2. 举例
实验-译码器
实验八译码器及其应用一、实验目的:1、掌握中规模集成译码器逻辑功能分析及测试方法；2、学会中规模集成译码器的连接使用方法；3、熟悉数码管的使用方法。
二、实验原理:1、译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有着广泛的用途，不仅适用于代码的转换，终端的数字显示，而且还适用于数据分配，存储器寻址和组合控制信号等方面。
2、译码器可分为通用译码器和显示译码器两大类。
通用译码器又分为变量译码器和代码变换译码器。
（1）、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2/4线译码器、3/8线译码器和4/16线译码器。
若有n个输入变量，则有2n个不同的状态组合，就有2n 个输出端供其使用。
而每一个输出状态所代表的函数就对应一个n变量的最小项表达式。
图8-1 3-8译码器74LS138逻辑图及列脚排列以3/8线译码器74LS138为例进行分析，图8-1（a）、（b）分别为其逻辑图和引脚排列图。
A2、A1、A0为地址输入端，Y0~Y7是译码器输出端，S1、S2、S3是使能端。
表8-1为74LS138功能表，当S1=1，S2+S3=0时，器件使能端有效，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（为1）输出。
当S1=0，S2+S3=X时或S1=X，S2+S3=1时，译码器被禁止，所有输出同时为1。
二进制译码器实际上也就是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图8-2所示。
若在S1输入端输入数据信息，S2=S3=0，地址码所对应的输出是S1数据信息的反码；若从S2输入端输入数据信息，令S1=1，S3=0，地址码所对应的输出就是S2端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一的地址，故可用作地址译码器。
译码器、数据选择实现组合逻辑电路的设计(完整电子教案)
译码器、数据选择实现组合逻辑电路的设计（完整电子教案）7.1 利用译码器实现输出控制【项目任务】市电互补控制器中共有4种工作模式，编号0为停机、1为太阳工作、2为市电互补、3为市电模式。
当停机模式时，市电和光伏电不导入；当太阳工作模式，市电不导入，光伏电导入；当市电互补模式，市电和光伏电都导入；当市电模式，市电导入，光伏发电部导入。
利用译码器实现上述组合逻辑电路功能。
图7.1译码器实现输出控制【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N与输出变量的位数n满足N=2n，此电路称为二进制编码器；若输入信号的个数N与输出变量的位数n不满足N=2n，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Z1 AC ' A'BC AB'C m(3,4,5,6) Z1 m(3,4,5,6) (m3' m4' m5' m6' )'
Z2 BC A'B'C m(1,3,7)
Z2 m(1,3,7) (m1'm3' m7' )'
Y2
Y1
Y1 Y0 Y2 Y4 Y6 m0 m2 m4 m6
m0 m2 m4 m6 CBA CBA CBA CBA
Y2
Y1
Y2 Y1Y3 Y5 Y7 m1 m3 m5 m7
m1 m3 m5 m7 CBA CBA CBA CBA
1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项;
任意函数 将n位二进制译码输出的最小项组合起来，可获 得任何形式的输入变量不大于n的组合函数
Y ∑m i
2. 举例
例：利用74HC138设计一个多输出的组合逻辑电路 Z1 ，AC输' 出A逻'B辑C 函A数B'C式为：
利用附加控制端进行扩展
例：
用74HC138（3线—8线译
码器）
4线—16线译码器
D3=0
D3=1
Z
' i
mi'
二、二—十进制译码器
将输入BCD码的10个代码译成10个高、低电平的输 出信号 BCD码以外的伪码，输出均无低电平信号产生
Yi例' ：mi'74(Hi C402~ 9)
三、用译码器设计组合逻辑电路
Z3 A'B AB'C m(2,3,5)
பைடு நூலகம்
Z3 m(2,3,5) (m2' m3' m5' )'
Z4 A'BC ' B'C ' ABC m(0,2,4,7) Z4 m(0,2,4,7) (m0' m2' m4' m7' )'
例：写出由74HC138和门电路组成的组合逻辑电路的表达式。
Y7 A2 A1 A0 m7
逻
用电路进行实现
用二极管与门阵
列组成的3线－8 线译码器
集成译码器实例：74HC138
附加 控制端
S S3S2 S1
低电平 输出
Yi' ( S mi )'
74HC138的功能表：
输
入
输
出
S1
S
' 2
S
' 3
A2
A1
A0 Y7'
Y6'
Y5'
Y4'
Y3'
Y2'
Y1'
01 0000001 00
01 1 00001 000
1 000001 0000
1 01 001 00000
1 1 001 000000
1 1 1 1 0000000
真值表 Y0辑 表A2' A达1' A式0' ：m0
Y1 A2' A1' A0 m1 Y2 A2' A1 A0' m2 ...
4.3.2 译码器
译码：将每个输入的二进制代码译成对应的输出 高、低电平信号。
常用的有：二进制译码器，二-十进制译码器，
显示译码器等
输入
输出
一、二A进2 A制1 译A0码Y器7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
例：3线0—80 线0译码0 器0 0 0 0 0 0 1
001 0000001 0
Y0'
0
X XXX1 1 1 1 1 1 1 1
X
1 XXX1 1 1 1 1 1 1 1
1
0 00011111110
1
0 00111111101
1
0 01011111011
1
0 01111110111
1
0 10011101111
1
0 10111011111
1
0 11010111111
1
0 11101111111