四位数字频率计实验报告
数字逻辑电路大型实验报告
姓名
指导教师
专业班级
学院信息工程学院
提交日期
一、实验目的
学习用FPGA实现数字系统的方法
二、实验内容
1．FPGA, Quartus II 和VHDL使用练习
2．四位数字频率计的设计
三、四位数字频率计的设计
1．工作原理
当系统正常工作时，8Hz信号测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。
在数码显示管上可以看到计数结果。
工作原理图如下：
2．设计方案
1) 整形电路：整形电路是将待测信号整形变成计数器所要求的脉冲信号
2)控制信号产生器（分频电路）：用8Hz时钟信号产生1Hz时钟信号、锁存器信号和cs信号
3)计时器：采用级联的方式表示4位数
4)锁存器：计数结束后的结果在锁存信号控制下锁存
5)译码器：将锁存的计数结果转换为七段显示码
3．顶层原理图（总图）
注：①CLK1：8Hz时钟信号输入； CLKIN：待测信号输入；
②显像时自左而右分别是个位、十位、百位、千位；
③顶层原理图中：
（1）consignal模块：为频率计的控制器，产生满足时序要求的三个控制信号；
（2）cnt10模块：有四个，组成四位十进制（0000-1001）计数器，使计数器可以从0计数到9999；
（3）lock模块：有四个，锁存计数结果；
（4）decoder模块：有四个，将8421BCD码的锁存结果转换为七段显示码。
4．底层4个模块（控制信号产生模块，十进制计数器模块，锁存器模块，译码模块）的仿真结果。
cnt10模块（十进制计数器模块）：
输入:CLK：待测量的频率信号（时钟信号模拟）；
CLR：清零信号，当clr=1时计数器清零，输出始终为0000，只有当clr=0时，计数器才正常计数
CS：闸门信号，当cs=1时接收clk计数，当cs=0时，不接收clk，输出为0；
输出：
co:进位信号，图中，在1001（9）的上方产生一个进位信号0，其余为1。
qq：计数器的四位二进制编码输出，以十进制输出。
lock模块（锁存器模块）：输入clk模拟锁存信号，dd模拟十进制计数器结果；
输出qq的对应显示表明计数结果成功锁存Consignal模块（控制信号产生模块）：
上为8Hz时是仿真结果：输入为clk 8Hz时钟信号（模拟）；输出分别为clr清零信号、cs片选信号（闸门信号）和lock锁存信号
下为随意一频率的仿真结果
decoder模块（译码模块）：
输入din（未展开）：锁存的计数结果，四位二进制数（0000和1111）；
输出led7s（未展开）：7段显示译码，共阳极输出。
输入din（未展开）：锁存的计数结果，十进制（0000--1001）；
输出led7s（未展开）：7段显示译码，共阳极输出。
5．项目处理
（1）器件选定
每个VHD文件经过置顶编译仿真后，通过“File-Create/Update-Create Symbol Files for Current File”生成模块符号，在顶层原理图中调用
（2）管脚锁定
“Assignment-Pins”，在Location中输入DEII对应管脚名。
（3）编程下载
“Tools-Programmer”，将“Handware Setup”中“Handware Setting”中双击“USB-Blaster”，并将编程模式确定为“JTAG”，在“Program/Configure”复选框中打勾。
点击Start开始下载。
6. 频率测量结果
仿真结果：
数码管结果：将短路片依次接在4Hz、32Hz、128Hz、512Hz、2048Hz等处，数码显像管显示的数字依次为0004、0032、0128、0512、2048
四、实验小结
实验中遇到什么问题？如何解决？实验收获和建议。
收获和建议：
通过此次为期3天的是大型数电实验，我学会了如何使用quartus2软件，学会了用作图法和程序法进行简单的实验。
了解了DE2开发板的功能和使用方法，将课本中的学到的知识与实际应用结合了起来，使得知识学习的更加深入。
但实验的时间只有3天，对VHDL语言还不是很掌握，建议以后的实验能让我们有更加多的时间去学习和进行这样的实验
问题与解决方法：
1、实验进行中，对新建的consignal进行仿真，出来的确是前一个程序cnt10的结果
---问题所在：未置于顶层即VHDL模块编译时，应将待编译文件置顶（“Project -- Set as Top-Level Entity”）再进行编译，否则易产生或者忽视错误。
2、VWF仿真文件的“自动获取输入输出端口（Node Finder）”时框图中没有对应的输入输出端
-----问题所在：Pins所选类型未选择all（而不是assigned）。
注：选择输入输出是不一定要‘>>’全部选择，可以选择性的选择输入输出总线，这样仿真结果可以更加清晰明了。
3、VWF仿真文件的仿真时间和网格宽度设置好后，可用放大镜功能调节仿真结果的缩放，使结果清晰
4、VWF仿真时提示找不到相应文件
——问题所在：未在Set Simulate选项中确定“Assignment—Device”中得的VWF文件
5、设计载入FPGA器件后，板上未用的LED灯亮，同时蜂鸣器响。
为解除这样的情况，应在“Assignment--Device”
中选择“Device&Pin Option”按钮，在“Unused Pins”选项卡中的对话框中选择“As input tri-stated”
选项。
然后重新编译文件，重新下载即可
6、实验编译报错时，转到程序界面，双击报错行，即能在程序界面中显示出错行
7、仿真bdf文件时提示找不到文件
---问题所在：bdf保存时命名应与新建/打开的project的命名相同。
数字频率计实验报告
2011年电子技术实验实验报告频率计一、概述数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。
通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。
本实验中，我们使用VHDL开发FPGA的一般流程，采用频率计开发的基本原理和相应的测量方案，在FPGA实验开发板进行数字频率计的设计和实现。
数字频率计是数字电路中的一个典型应用，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。
本次的频率计设计主要是顶层设计，通过各个模块综合使用，学习常用的数字系统设计方法。
采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。
在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。
该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
本实验，我采用硬件描述语言VHDL，在软件开发平台ISE上完成，该设计的频率计能准确的测量频率在10Hz到100MHz之间的信号。
使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到FPGA上。
VHDL主要用于描述数字系统的结构、行为、功能和接口。
除了含有许多具有硬件特征的语句外，VHDL的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。
VHDL的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部分，即端口）和内部（又称为不可视部分），即设计实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。
数电课程设计报告-数字频率计
数电课程设计报告题目：频率计目录第一章设计指标 (2)1.1设计指标 (2)第二章系统概述 (3)2.1设计思想 (3)2.2可行性论证 (3)2.3各功能的组成 (3)2.4总体工作过程 (3)第三章单元电路设计与分析 (5)3.1各单元电路的选择 (5)3.2设计及工作原理分析 (5)第四章电路的组构与调试 (12)4.1遇到的主要问题 (12)4.2现象记录及原因分析 (12)14.3解决措施及效果 (12)4.4功能的测试方法、步骤、设备、记录的数据 (12)第五章结束语 (15)5.1对设计题目的结论性意见及进一步改进的意向 (15)5.2总结设计的收获与体会 (15)附图（电路图、电路总图） (16)参考文献 (18)第一章:设计指标设计指标：要求设计一个测量TTL方波信号频率的数字系统。
用按键选择测量信号的频率。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示4位有效数字，测量精度为万分之一。
2）频率测量范围：100.1Hz——999.9kHz，分四档。
第一档：100.1Hz——999.9kHz第二档：1.000Hz——9.999kHz第三档：10.00kHz——99.99kHz第四档：100.0kHz——999.9kHz3）量程切换可以采用两个按键或由电路控制自动切换。
4）设计一个周期性方波产生电路频率计调试所需的信号。
输出信号的频率范围与测量范围相同，分为四个量程。
再设置四个按键在每档范围内选择4为有效数字的9~16个固定频率，最高位数值必须分布为1~9，信号占空比可以任意。
第二章：系统概述2.1设计思想所谓周期性信号频率，是指信号在1s时间内的周期数。
所以，通过记录信号在1s内的周期数即可确定其频率。
2.2可行性论证针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变化，累计增加的情况，例如，一信号的频率为100Hz，计数器则会从1一直计数，数码管会在每秒内变化100次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器。
频率计实验报告
频率计实验报告一、实验目的本次实验的目的是通过设计和搭建频率计电路，掌握频率测量的基本原理和方法，熟悉相关电子元器件的使用，提高电路设计和调试的能力，并深入理解数字电路中计数器、定时器等模块的工作原理。
二、实验原理频率是指周期性信号在单位时间内重复的次数。
频率计的基本原理是通过对输入信号的周期进行测量，并将其转换为频率值进行显示。
常见的频率测量方法有直接测频法和间接测频法。
直接测频法是在给定的闸门时间内，对输入信号的脉冲个数进行计数，从而得到信号的频率。
间接测频法则是先测量信号的周期，然后通过倒数计算出频率。
在本次实验中，我们采用直接测频法。
使用计数器对输入信号的脉冲进行计数，同时使用定时器产生固定的闸门时间。
在闸门时间结束后，读取计数器的值，并通过计算得到输入信号的频率。
三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器芯片、定时器芯片等）5、电阻、电容、导线等若干四、实验步骤1、设计电路原理图根据实验要求和原理，选择合适的计数器芯片和定时器芯片，并设计出相应的电路连接图。
确定芯片的引脚连接方式，以及与外部输入输出信号的连接关系。
2、搭建实验电路在数字电路实验箱上，按照设计好的电路原理图，插入相应的芯片和元器件，并使用导线进行连接。
仔细检查电路连接是否正确，确保无短路和断路现象。
3、调试电路接通实验箱电源，使用示波器观察输入信号和输出信号的波形，检查电路是否正常工作。
调整函数信号发生器的输出频率和幅度，观察频率计的测量结果是否准确。
4、记录实验数据在不同的输入信号频率下，记录频率计的测量值，并与函数信号发生器的设定值进行比较。
分析测量误差产生的原因，并尝试采取相应的措施进行改进。
五、实验数据与分析以下是在实验中记录的部分数据：｜输入信号频率（Hz）｜测量值（Hz）｜误差（％）｜｜｜｜｜｜100|98|2|｜500|495|1|｜1000|990|1|｜2000|1980|1|从数据中可以看出，测量值与输入信号的实际频率存在一定的误差。
(精校版)数字频率计仿真实验报告
完整word版,数字频率计仿真实验报告编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（完整word版,数字频率计仿真实验报告）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为完整word版,数字频率计仿真实验报告的全部内容。
上海电力学院课题名称数字频率计课题代码 201 院(系）电力与自动化工程学院专业电气工程及其自动化班级学号及姓名时间指导教师签名：教研室主任（系主任)签名:任务书一、目的1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力.2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。
3、学会使用EDA软件Multisim对电子电路进行仿真设计.4、初步掌握普通电子电路的安装、布线、调试等基本技能.5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。
二、设计内容、要求及设计方案1、任务设计并制作1个数字式频率计。
2、基本要求1）被测信号为TTL脉冲信号。
2）显示的频率范围为00～99Hz。
3)测量精度为±1 Hz.4）用LED数码管显示频率数值.3、扩展部分1）输入信号为正弦信号、三角波，幅值为l0mV。
2）显示的频率范围为0000～9999Hz.3）提高测量的精度至0.1Hz.4、设计方案频率是指单位时间（1s）内信号振动的次数。
从测量的角度看，即单位时间测得的被测信号的脉冲数。
电路的方框图如图1所示。
被测信号送入通道，经放大整形后，使每个周期形成一个脉冲,这些脉冲加到主门的A输入端,门控双稳输出的门控信号加到主门的B输入端。
数频率计的设计实验报告
数频率计的设计实验报告一、实验目的本实验的目的是设计并实现一个能够准确测量输入信号频率的数频率计。
通过本次实验，深入理解频率测量的原理和方法，掌握数字电路的设计与实现技能，提高解决实际问题的能力。
二、实验原理频率是指单位时间内信号周期性变化的次数。
数频率计的基本原理是在给定的时间间隔内对输入信号的脉冲个数进行计数，然后根据时间间隔和计数值计算出输入信号的频率。
常见的数频率计测量方法有直接测频法和间接测频法。
直接测频法是在单位时间内（通常为 1 秒）对输入信号的脉冲进行计数，得到的计数值即为输入信号的频率。
间接测频法是先测量输入信号的周期，然后通过计算周期的倒数得到频率。
在本实验中，我们采用直接测频法。
使用计数器对输入信号在 1 秒内的脉冲个数进行计数，计数结果通过数码管显示出来，即为输入信号的频率值。
三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器、译码器、数码管驱动芯片等）5、电阻、电容、导线等四、实验设计1、计数器模块选用合适的计数器芯片，如 74LS160 十进制计数器。
通过级联多个计数器实现对较大频率范围的测量。
2、控制模块设计一个控制电路，产生 1 秒的测量时间间隔。
可以使用 555 定时器和相关的电阻、电容组成单稳态触发器来实现。
3、显示模块选用数码管作为频率显示器件。
使用译码器芯片（如 74LS48）将计数器的输出转换为数码管的驱动信号。
五、实验步骤1、按照设计原理图在实验箱上连接电路，确保连接正确无误。
2、打开函数信号发生器，产生一个已知频率的正弦波信号，作为输入信号。
3、接通实验箱电源，观察数码管的显示值。
4、调整输入信号的频率，观察数码管显示值的变化，并与已知频率进行对比，验证测量的准确性。
5、使用示波器同时观察输入信号和计数器的输出信号，检查电路的工作状态。
六、实验结果与分析1、当输入信号频率较低时，测量结果较为准确，与已知频率的误差较小。
四位十进制频率计
四位十进制频率计EDA实验报告实验四四位十进制频率计实验目的1.掌握四位十进制频率计的工作原理并能够用virlog语言编写代码，进一步熟悉EDA6000实验箱的使用方法。
2.进一步熟悉quartusII建立程序编译、仿真及下载的操作流程并学会四位十进制频率计的Verilog硬件设计。
3.代码modulefrecounter(clk,uclk,ge_bit,shi_bit,bai_bit,qian_bit);input clk,uclk;output [3:0] ge_bit,shi_bit,bai_bit,qian_bit;reg [3:0]ge_bit,shi_bit,bai_bit,qian_bit;reg div,en,load,cls;reg [3:0] A,B,C,D;always @(negedge clk)begin div=~div;en=div;load=~en;cls=clk&load;endalways @(posedge uclk or posedge cls)beginif(cls) begin A=4'd0;B=4'd0;C=4'd0;D=4'd0; endelse if(en) begin A=A+4'd1;if(A==4'D10) begin A=4'd0;B=B+4'd1; endif(B==4'D10) begin B=4'd0;C=C+4'd1; endif(C==4'D10) begin C=4'd0;D=D+4'd1; endendendalways @(posedge load)beginge_bit=A;shi_bit=B;bai_bit=C;qian_bit=D;endendmodule实验步骤1.新建Verilog工程，编写代码并保存至与模块名对应的文件夹。
数字频率计设计实验报告
成绩指导教师日期张歆奕2011-5-12 五邑大学实验报告实验课程名称：电子系统EDA院系名称：信息学院专业名称：通信工程实验项目名称：实验3 数字频率计班级：AP08054 学号：AP0805422 报告人：彭志敏实验3 数字频率计一、实验目的1、学会利用Quartus II 进行层次化设计；2、练习混合设计输入方法；3、巩固用实验箱验证设计的方法。
二、频率计的原理数字频率计是用来测量输入信号的频率并显示测量结果的系统。
一般基准时钟的高电平的持续时间为01T S ，若在这0T 内被测信号的周期数为N 则被测信号的频率就是N ，选择不同的0T ，可以得到不同的测量精度。
一般0T 越大，测量精度越高，但一次的测量时间及频率计所需的硬件资源也增加。
下面是数字频率计测量原理示意图（图一）：▲图一：数字频率计测量原理示意图三、频率计设计及其简要说明（可分模块进行说明）数字频率计可由三模块组成，控制模块、计数模块、锁存显示模块。
下面先介绍顶层设计，然后分模块介绍。
1.顶层设计。
改频率计顶层设计采用原理设计，主要包过6个10进制计数器，一个门控制电路和一个锁存器。
输入引脚包括时钟信号CLK 和复位按钮reset 以及待测频率信号输入端signer ，输出引脚一个24位output 。
▲图二：数字频率计顶层设计原理图2.控制模块。
控制模块是此次设计的设计重点和难点，在标准时钟的作用下，它需要提供计数模块的时钟信号和周期为2秒的控制信号，还要提供锁存器必要时候的锁存允许信号，在一定时候锁存计数器测得的频率值。
主要由门电路和D 触发器构成，下面是控制模块原理图（图三）和时序图（图四）。
▲图三控制模块原理图▲图四控制模块时序图3.计数模块。
计数模块有六个相同的十进制计数器构成，各级计数器之间采用级联方式。
计数器就就采用参数化宏单元调用即可。
下图是参数化宏单元计数器生成的符号（图五）：▲图五 10进制计数器4.锁存显示模块。
数字频率计实习报告
题目：数字频率计的设计学生姓名：学号：班级:专业：指导教师：年月日——年月日目录1 实习目的及指标 (1)2设计原理 (2)3各模块电路的设计 (3)3.1 时基电路 (3)3.2显示电路 (4)3.3 控制电路 (5)3.4 整形电路 (6)3.5 发挥部分 (6)4电路的仿真和运行结果 (8)4.1时基电路部分仿真结果 (8)4.2闸门电路部分仿真结果 (9)4.3显示电路部分仿真结果 (9)4.4自检电路部分仿真结果 (10)5 总结 (11)附录 (12)附录A 数字频率计电路图 (12)附录B 数字频率计元器件清单 (13)1实习目的及指标1.1 实习目的（1）掌握数字频率计的设计，组装和调试方法；（2）熟悉555,74LS160及4518等集成电路的使用方法；（3）用74LS160组成数字频率计。
1.2 实习指标1.2.1基本部分(1) 被测信号的频率范围为1Hz~100KHz，分成两个频段，即1Hz~999Hz1~100KHz。
(2) 具有自检功能，即用仪器内部的标准脉冲校准测量精度。
(3) 用3为数码管显示测量数据，测量误差小于10%。
1.2.2发挥部分(1) 用发光二极管表示单位，当绿灯亮时表示Hz，红灯亮时表示KHz。
(2) 具有超量程报警功能，在超出当前量程挡的测量范围时，发出灯光音响信号。
(3) 测量误差小于5%。
2设计原理数字频率计的原理框图如图1所示，它由四个基本单元组成；可控制的计数锁存显示系统，555构成的多谐振荡器及多级分频系统，整形系统和闸门电路，换挡和自检电路。
由多谐振荡器、分级系统及控制电路得到具有固定宽度的方波脉冲做控制信号，时间基准称为闸门时间。
方波脉冲控制闸门（与非门）的一个输入端。
被测信号经放大后整形变成序列窄脉冲送到闸门另一输入端。
当控制信号到来后，闸门开启，信号脉冲和控制信号相“与”通过闸门，在闸门输出端产生的脉冲信号送到计数器，计数器开始计数，直到控制信号结束，闸门关闭。
数字频率计设计报告
数字频率计设计报告数字频率计是一种用于测量信号频率的仪器，广泛应用于电子领域。
本文将针对数字频率计的原理、工作方式以及应用进行详细介绍。
一、引言数字频率计是一种基于数字信号处理技术的测量仪器，它能够精确地测量信号的频率。
它广泛应用于通信、无线电、音频和视频等领域，对于各种信号的频率测量具有重要意义。
二、原理数字频率计的测量原理基于信号的周期性特征。
当一个信号通过数字频率计时，它会被转换成数字信号，并通过计数器进行计数。
通过计数器的计数结果和时间基准的参考值进行比较，就可以得到信号的频率。
三、工作方式数字频率计的工作方式通常分为两种：直接计数法和间接计数法。
1. 直接计数法：该方法直接对信号进行计数，通过计数器对信号的脉冲进行计数，并将计数结果进行处理得到频率值。
这种方法简单直接，但对于高频率信号的计数精度较低。
2. 间接计数法：该方法通过将信号的频率分频至低频范围内进行计数。
通过将高频信号分频后再进行计数，可以提高测量的精度。
四、应用数字频率计在各个领域都有广泛的应用，以下是一些常见的应用场景：1. 通信领域：数字频率计在通信系统中被用于测量信号的载波频率，确保信号的稳定传输。
同时，数字频率计还可以用于频率偏移的测量，以评估通信系统的性能。
2. 无线电领域：数字频率计被用于测量无线电频率，对于射频信号的测量具有重要意义。
它可以用于无线电台站的调试和维护，以确保无线电信号的质量和稳定性。
3. 音频和视频领域：数字频率计在音频和视频设备的校准和测试中被广泛应用。
它可以测量音频和视频信号的频率，以确保音频和视频设备的正常工作。
4. 科学研究领域：数字频率计在科学研究中也起到了重要的作用。
比如，在天文学研究中，数字频率计可以用于测量天体的射电信号频率，从而研究宇宙的演化和结构。
五、总结数字频率计作为一种精确测量信号频率的仪器，在电子领域中有着广泛的应用。
本文从原理、工作方式和应用等方面对数字频率计进行了详细介绍。
频率计的设计与实验
实验16 数字频率计的设计和实验一、实验目的1. 掌握数字频率计的组成原理。
2. 掌握数字频率计的设计、组装与调试。
3. 学习集成电路合理选择与使用。
二、设计任务和要求设计一个4 位的数字频率计，设计要求如下：1. 4 位十进制数字显示。
2. 测试范围为1 Hz~100kHz。
3. 闸门时间: 1mS, 10mS，0.1S，1S 可手动选择。
4. 量程分为四档：×1000，×100, ×10, ×1。
三、实验原理在模拟和数字电路实验中，经常要用到数字频率计。
数字频率计实际上就是一个脉冲计数器，用来记录1 秒内通过闸门的脉冲个数。
通常频率计是由输入整形电路、时钟振荡电路、分频器、量程选择开关、计数器、锁存器和显示器等组成。
图2.16.1 为数字频率计的原理框图。
在图2.16.1 中，由于计数脉冲信号必须为方波信号，所以要用施密特电路对输入波形进图 2.16.1 数字频率计的组成框图行整形，分频器输出的信号必须满足闸门时间要求。
例如闸门时间为1 秒时，这个秒脉冲加到与门上，就能检测到待测信号在 1 秒内通过与门的个数。
脉冲个数由计数器计数，由七段显示器显示频率的单位应为 Hz 。
又例如闸门时间为 1mS 时，显示频率的单位应该为 kHz 。
数字频率计各级的波形图 2.16.2 所示，设待测信号 A 的周期为Ｔx ，闸门时间为Ｔ。
当门控信号 B 为高电平时，它和被测信号 A 相与后通过闸门，形成计数脉冲信号 C ，直到门控信号结束，闸门关闭，计数停止。
单稳 1 的输出信号 D 送到锁存器的使能端，锁存器将计数结果锁存，并送到译码显示电路。
计数器停止计数后，在单稳 2 的暂态输出E 的作用下将计数器清零。
等到当门控信号 B 再次变为高电平时，开始下次计数。
若在闸门时间 Ｔ 内计数器的计数值为Ｎ，则被测频率ｆx 为：ｆx = Ｎ /Ｔ为了准确地测量频率，应满足Ｔ>>Ｔx 。