等精度频率计的实验报告
等精度频率计
等精度频率计设计作者：dx0801wl班级：电信0801指导老师：冯杰一.内容摘要本系统在硬件上主要由80c51单片机、Altera 公司的Cyclone 系列的EDA芯片EP1C6Q240C8以及液晶12864构成。
软件上利用功能强大的EDA开发工具quartersⅡ，直接将频率计电路程序烧入EDA芯片中。
单片机在本系统中的作用，主要是完成数据的处理和液晶显示的控制。
EDA芯片用于频率测量，并输出32位的2进制数据。
单片机获取32位二进制频率数据后，在内部将其转化为10位的十进制数据。
最后控制液晶12864，显示测量的频率。
频率显示的范围是1HZ至1MHZ。
本频率计突出性能主要有两个：一、测频全域内相对误差恒定不变，相对误差仅与晶振有关。
二、闸门信号的精度对本频率计的测量没有影响。
二．工作原理1、系统框图图一、系统框图频率计电路通过软件quarter s Ⅱ写入EDA 芯片内部，该芯片完成了信号频率的测量。
EDA 输出的数据是32位的二进制数据，经过单片机处理转换为10位的十进制数。
最后，单片机控制液晶12864，将信号的频率显示出来。
2、频率计电路的系统框图图二、频率计电路的系统框图本频率计工作原理：使用两个计数器，在一次预置闸门时间 EN 中，一个计数器对被测输入信号 Fx 计数，计数值为Nx ；同时另一个计数器对标准高频率信号 FS 计数，计数值为 Ns ，则下式成立：将上式进行变换可得被测信号频率的表达式：在电路中，为了实现上方等式。
首先，分别采用32位二进制计数器，对标准高频率信号 FS 和待测信号Fx 进行计数。
然后将两路计数结果分别锁存，准备用以计算。
若标准高频率信号 FS 的频率为1Mhz 。
先将10000000与待测信号Fx 计数结果Nx 通过乘法器相乘。
再将乘法器输出结果通过除法器，除以标准高频率信号 FS 的计数结果Ns ，得到待测信号的频率Fx 。
最后输出计数结果。
NsFs Nx Fx //=NxNs Fs Fx ⋅=)/(三、设计内容、方法及步骤本系统的设计模块主要包括：1、在quarter sⅡ完成频率计电路的设计。
频率计实验报告
频率计实验报告一，实验目的1. 应用AT89S52单片机、单片机的I/O端口外扩驱动器74HC573和74HC138、LED数码管动态显示等实现对外部信号频率进行准确计数的设计。
二，实验要求A.基本要求：使用单片机的定时器/计数器功能，设计频率测量装置。
（1）当被测频率fx<100Hz时，采用测周法，显示频率XXX.XXX；当被测频率fx>100Hz时，采用测频法，显示频率XXXXXX。
（2）利用键盘分段测量和自动分段测量。
（3）完成单脉冲测量，输入脉冲宽度范围是100µs-0.1s。
B.扩展部分：三，实验基本原理以单片机AT89S52为核心，利用单片机AT89S52的计数/定时器（T1和T0）的功能来实现频率的计数，并且利用单片机的动态扫描把测出的数据送到数字显示电路显示。
利用7SEG-MPX8-CC-BLUE共阴极数码管，显示电路共由六位共阴极数码管组成，总体原理框图如图1.1所示。
图1.1 总体设计框图测频原理测量频率有测周法和测频法两种。
如图2.2和图2.3所示图1.2测周法 图1.3测频法(1)测频法（T 法）：通过测量脉冲宽度来确定频率，适用于高频。
(2)测周法（M 法）：是计数器在一定时间内对速度的脉冲数，确定频率，适用于低频。
四，实验设计分析针对要实现的功能，采用AT89S52单片机进行设计，AT89S52 单片机是一款低功耗，高性能CMOS8位单片机，片内含8KB 在线可编程（ISP ）的可反复擦写1000次的Flash 只读程序存储器，器件采用高密度、非易失性存储技术制造，兼容标准MCS- 52指令系统及80C52引脚结构。
这样，既能做到经济合理又能实现预期的功能。
在程序方面，采用分块设计的方法，这样既减小了编程难度、使程序易于理解，又能便于添加各项功能。
延时程序等。
运用这种方法，关键在于各模块的兼容和配合，若各模块不匹配会出现意想不到的错误。
首先，在编程之前必须了解硬件结构尤其是各引脚的用法，以及内部寄存器、存储单元的用法，否则，编程无从下手，电路也无法设计。
频率计实验报告
频率计实验报告一、实验目的本次实验的目的是通过设计和搭建频率计电路，掌握频率测量的基本原理和方法，熟悉相关电子元器件的使用，提高电路设计和调试的能力，并深入理解数字电路中计数器、定时器等模块的工作原理。
二、实验原理频率是指周期性信号在单位时间内重复的次数。
频率计的基本原理是通过对输入信号的周期进行测量，并将其转换为频率值进行显示。
常见的频率测量方法有直接测频法和间接测频法。
直接测频法是在给定的闸门时间内，对输入信号的脉冲个数进行计数，从而得到信号的频率。
间接测频法则是先测量信号的周期，然后通过倒数计算出频率。
在本次实验中，我们采用直接测频法。
使用计数器对输入信号的脉冲进行计数，同时使用定时器产生固定的闸门时间。
在闸门时间结束后，读取计数器的值，并通过计算得到输入信号的频率。
三、实验设备与器材1、数字电路实验箱2、示波器3、函数信号发生器4、集成电路芯片（如计数器芯片、定时器芯片等）5、电阻、电容、导线等若干四、实验步骤1、设计电路原理图根据实验要求和原理，选择合适的计数器芯片和定时器芯片，并设计出相应的电路连接图。
确定芯片的引脚连接方式，以及与外部输入输出信号的连接关系。
2、搭建实验电路在数字电路实验箱上，按照设计好的电路原理图，插入相应的芯片和元器件，并使用导线进行连接。
仔细检查电路连接是否正确，确保无短路和断路现象。
3、调试电路接通实验箱电源，使用示波器观察输入信号和输出信号的波形，检查电路是否正常工作。
调整函数信号发生器的输出频率和幅度，观察频率计的测量结果是否准确。
4、记录实验数据在不同的输入信号频率下，记录频率计的测量值，并与函数信号发生器的设定值进行比较。
分析测量误差产生的原因，并尝试采取相应的措施进行改进。
五、实验数据与分析以下是在实验中记录的部分数据：｜输入信号频率（Hz）｜测量值（Hz）｜误差（％）｜｜｜｜｜｜100|98|2|｜500|495|1|｜1000|990|1|｜2000|1980|1|从数据中可以看出，测量值与输入信号的实际频率存在一定的误差。
频率计实验报告(二)
频率计实验报告（二）引言概述：本文是关于频率计实验报告的第二篇。
在上一篇实验报告中，我们介绍了频率计的原理和使用方法。
在本文中，我们将继续讨论频率计的准确性、稳定性以及实验中可能遇到的问题和解决方法。
通过本次实验，我们将深入了解频率计的性能和应用情况。
正文：一、频率计的准确性1. 选择合适的输入信号：合适的输入信号能够提高频率计的准确性。
应根据实际需求选择合适的信号源，例如使用稳定的标准信号源进行校准，或者根据被测信号的特点进行合理选择。
2. 校准频率计：频率计应定期进行校准，确保准确性。
校准过程中需注意输入电平、信号形状等因素对准确性的影响，及时进行调整和校准，提高频率计的准确性。
二、频率计的稳定性1. 加强电源管理：频率计的稳定性与供电电压、电源干扰等因素密切相关。
合理管理电源，选择稳定的供电电压，避免电源波动对频率计稳定性的影响。
2. 提高抗干扰能力：频率计应具备一定的抗干扰能力，可以通过加装滤波器、进行屏蔽等方式减小外部干扰对频率计的影响，提高稳定性。
3. 保持恒温环境：频率计对环境温度敏感，应保持恒温环境，避免温度变化对频率计稳定性的影响。
三、实验中可能遇到的问题及解决方法1. 频率计读数不稳定：可能是由于输入信号波动引起的，可以尝试增加信号源的稳定性或调整信号输入方式。
2. 频率计误差较大：可能是由于输入电平过高或过低导致的，可以通过减小或增大输入信号电平进行调整。
3. 频率计显示故障：可能是由于设备故障引起的，可以检查设备连接是否正常、是否存在损坏等问题，并进行相应维修或更换操作。
四、实验中的注意事项1. 注意输入信号的频率范围：在实验中应选择适合频率范围的输入信号，避免超出频率计的测量范围。
2. 避免过高电压输入：过高的输入电压可能导致频率计损坏或显示异常，需根据设备的额定电压进行输入控制。
3. 防止外界干扰：实验时需注意周围环境的电磁干扰，如尽量远离其他电磁辐射源，以确保测量准确性和稳定性。
实验四 等精度测频
实验四 等精度测频一、实验目的1. 掌握Quartus II 软件的基本应用。
2. 掌握Modelsim 软件的基本应用，学习通过仿真波形观察各信号逻辑关系。
3. 练习例化，多模块连接，规划小型程序结构。
4. 掌握等精度测频原理及Verilog 程序实现方法。
二、实验仪器与软件1. 电脑2. FPGA 开发板FB1393. Quartus II 软件4. Modelsim 软件三、 实验原理频率是一个基本物理量，在各种物理实验及电路设计项目中经常对频率量进行测量，通常频率测量有三种方法：测周法、定时计数法和多周期同步测频法（等精度测频）。
1. 测周法被测信号系统时钟测周法，适用于低频信号图1 测周法原理图测周法即测量一个信号周期（上升沿到上升沿）内包含的系统时钟周期的个数N ，由于系统时钟周期为已知（系统频率fsys 的倒数），因此很容易算出被测信号的周期：T = N * (1 / fsys)进而得到被测信号频率： F = fsys / N从上述公式中可以得出，测周法适用于频率较低的信号，频率越低测量精度越高，同时测量时间也越慢。
2. 定时计数法 被测信号 闸门时间t定时计数法，适用于高频信号不同步图2 定时计数法定时计数法即在一个规定时间t （闸门）内，测量被测信号的周期个数N ，则被测信号周期为：T = t/N ，频率为：F = N/t 。
从上述公式可以看出，定时计数法时候与频率较高的信号，频率越高精度越高。
3. 多周期同步测量法被测信号系统时钟预置闸门同步闸门多周期同步测量（等精度）T = scnt * (1/fsys) / ecntF = ecnt * fsys / scnt图3 多周期同步测频法 多周期同步测频法原理如图3所示，预置闸门控制单次测量时间，当预置闸门开启（高电平）时，测频并没有真正开始，而是要等到被测信号的上升沿到来，才开启同步闸门，即开始真正的测频。
同样，当预置闸门关闭（低电平）时，测频并没有被终止，而是要等到被测信号的上升沿到来，才关闭同步闸门，停止测频。
等精度频率计
2013-2014学年第2学期数字系统设计实践(课号:103D47A)实验报告实验名称：等精度频率计学院信息科学与工程学院班级电气自动化2班组别A20成员罗静娜、陈壮豪姓名陈壮豪学号136450031指导教师李宏完成时间2015年6月8日星期四目录一、实验任务与要求 (3)1.1 测量信号：方波； (3)1.2 幅值：TTL电平； (3)1.3 频率：100HZ~10MHZ； (3)1.4 测量误差小于0.1%； (3)1.5 闸门信号：~0.1s；响应时间：~1s (3)二、实验设计 (3)2.1 电路模型： (3)2.2 等精度频率计设计原理 (4)2.2 等精度频率计设计思路及其参数选择: (5)3.1 闸门信号产生模块： (6)3.2 寄存器模块： (7)3.3 频率显示切换模块： (8)3.4 频率的计算： (9)3.5频率显示前的数据处理模块： (10)3.6顶层电路图： (11)3.7 管脚分配图： (12)四、实验结果 (13)4.1 数据记录： (13)4.2 实验结果分析： (13)一、实验任务与要求1.1 测量信号：方波；1.2 幅值：TTL电平；1.3 频率：100HZ~10MHZ；1.4 测量误差小于0.1%；1.5 闸门信号：~0.1s；响应时间：~1s二、实验设计2.1 电路模型：2.2 等精度频率计设计原理1．频率计算：2．测量误差计算:考虑No最大误差为：1，则与被测频率无关，故也称：等精度频率测量方法2.2 等精度频率计设计思路及其参数选择:系统时钟频率选择50khz；测量频率范围为100HZ至10MHZ；闸门信号约为0.1s，最长响应时间约为1s，测量误差为1/（500000）<0.1%。
满足设计要求。
输出频率的整数部分和小数显示通过按钮来切换。
其中最大时为8位整数，3位小数。
3.1 闸门信号产生模块：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity Key isport( cp:in std_logic;output:out std_logic );end Key;architecture data of Key issignal iq:unsigned (12 downto 0);signal iq1:std_logic;beginprocess(cp,iq,iq1)beginif(cp'event and cp='1') thenif(iq=4999) theniq1<=not iq1;iq<=('0','0','0','0','0','0','0','0','0','0','0','0','0');elseiq<=iq+1;end if;end if;output<=iq1;end process;end data;3.2 寄存器模块：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity save isport(clk: in std_logic;intt:in std_logic_vector (19 downto 0);outt:out std_logic_vector (19 downto 0)); end save;architecture a of save issignal temp: std_logic_vector (19 downto 0); beginprocess(clk,intt)beginif(clk'event and clk='1')thentemp<=intt;end if;outt<=temp;end process;end a;3.3 频率显示切换模块：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity Selete isport( input1:in std_logic_vector (3 downto 0);input2:in std_logic_vector (3 downto 0);input3:in std_logic_vector (3 downto 0);input4:in std_logic_vector (3 downto 0);input5:in std_logic_vector (3 downto 0);input6:in std_logic_vector (3 downto 0);input7:in std_logic_vector (3 downto 0);input8:in std_logic_vector (3 downto 0);input9:in std_logic_vector (3 downto 0);input10:in std_logic_vector (3 downto 0);input11:in std_logic_vector (3 downto 0);selete:in std_logic;date:out std_logic_vector (31 downto 0));end Selete;architecture data of Selete issignal iq1:std_logic_vector(31 downto 0);signal iq2:std_logic_vector(31 downto 0);beginprocess(input1,input2,input3,input4,input5,input6,input7,input8,input9,i nput10,input11)beginiq1<=input11(3 downto 0)&input10(3 downto 0)&input9(3 downto 0)&input8(3 downto 0)&input7(3 downto 0)&input6(3 downto 0)&input5(3 downto 0)&input4(3 downto 0);iq2<="00000000000000000000"&input3(3 downto 0)&input2(3 downto 0)&input1(3 downto 0);case selete iswhen '0'=>date<=iq1;when '1'=>date<=iq2;end case;end process;end data;3.4频率的计算：利用公式：把求出的fx扩大1000倍，即把小数点后三位放入整数部分。
等精度频率计的研究与设计
高 新 技 术
Ｃ ｉ ａＮｅ ｅ ｈ ｏｏ ｉ ｓ ｎ ｒｄ ｃｓ ｈｎ ｗ Ｔ ｃ ｎ ｌ ｇ ｄ Ｐ ｏ ｕ ｔ ｅ ａ
等精 度频率计 的研究与设计 吴小 所 ’ Nhomakorabea冯 海
（、 １兰州交通 大学 ， 肃 兰州 ７０７ ； 、 甘 ３００ ２ 兰州￣－：学技 术工程学院 ， Ｙｋ －． 甘肃 兰州 ７０５） ３００
摘 要 ： 用等精 度频 率 测量 方 法具有 测量精 度保 持 恒定 ， 随所测 信号 的 变化 而变化 的特 点。 文首先 综述 了Ｅ Ａ技 术的发展 概 采 不 本 Ｄ 况 ，Ｐ Ａ Ｃ Ｌ 开发 的涵 义 、 缺 点 ， Ｈ ＦＧ ／ ＰＤ 优 Ｖ ＤＬ语 言 的历 史及 其优 点 ， 述 了 Ｅ Ａ软 件 平 台 ＱＵ ＫＴ １； 概 Ｄ Ａ ＵＳ １ 然后介 绍 了频 率 测 量的 般 原 理 ， 用 等精度 测 量原理 ， 过 Ｆ Ｇ 利 通 Ｐ Ａ运 用 Ｖ ＤＬ编程 ， 用 Ｆ Ｇ （ 场 可编程 门阵列） 片设 计 了一 个 ８ 数 字式等 精度 频 Ｈ 利 Ｐ Ａ现 芯 位 率 计 ， 频 率计 的测 量 范围 为 ０ ＩＯ 该 － ＯＭＨＺ 利 用 ＱＵ ＫＴ Ｉ 。 Ａ ＵＳ Ｉ集成 开发 环境 进行 编辑 、 综合 、 形仿真 ， 下栽到 Ｃ Ｌ 器件 中 ， 波 并 ＰＤ 经 实际 电路 测 试 ， 真和 实验 结 果表 明 ， 频 率计有 较 高的 实用性 和 可靠性 。 仿 该 关键 词 ： Ｈ Ｖ ＤＬ语 言 ； 等精 度 测量 ； 字频 率 计 数
一
中图分 类号 ： ４ ２３ ２ Ｕ ９ ．＋ ３
文 献标识 码 ： Ａ
１引言 。频 率 检测 是 电子测 量 领域 的最 会 由于 周期 性 的清 零信 号而 不 断 闪烁 。在每 基 本也 是最 重要 的测量 之一 。频 率 信号 抗 干 次测量开始时， 都必须重新对计数器清零。 扰能力强、 易于传输 ， 可以获得较高的测量精 ３ ． ４锁存器模块。锁存器模块也是必不 度 ， 以测频 方 法的研 究越 来越 受 到重 视 。 所 等 可 少 的 ， 模块 测量 完成 后 ， ｌ ｄ 号 的 测量 在 ｏ 信 ａ 精度测量消除了对被测信号计数所产生的正 上升沿时刻将测量值锁存到寄存器中，然后 负１ 误差 ，并 且 达 到 了在整 个测 试 频段 的等 输 出到 显示 模块 。 精度测量，测量信号的精度不随所测信号频 ３ 十进 制 计数 器 模 块 。计 数 器模 块 是 ． ５ 率 的变化 而 变化 。 由８ 个带 有 异步 清 零端 ，进 位信 号输 出 的模 ２等精度频率测量算法 。精度测频方法 为 ｌ 的计 数模 块级 连 而成 。 十进 制计 数器 Ｏ 此 的 闸门 时间不 是 固定 的 值 ，而是 被测 信 号周 的 特殊之 处是 ， 一时 钟使 能输入 端 Ｅ Ａ， 有 Ｎ 用 期 的整 数 倍 ， 即与 被 测 信 号 同步 ， 因此 ， 除 于锁 定计 数器 。 避 当高 电平计 数允 许 ， 电平 时 低 了对被测信号计数所产生± 个字误差 ， １ 并且 计数 禁止 。计 数器 模 块用 于对 输 入信 号 的脉 达到 了在 整个 测 试频 段 的等 精度 测 量 。在测 冲进 行计 数 ， 模 块必 须 有计数 允 许 、 清 该 异步 量 过程 中 ，有 两个 计数 器 分别 对标 准 信号 和 零 等端 口， 于控 制模 块对 其进 行控 制 。 以便 被测信号同时计数 。首先给出闸门开启信号 ３ ． 示模 块 。 本设 计 中设 计 了一个 ３ ６显 在 （ 置 闸 门上 升 沿 ） 时计 数 器 并 不 开始 计 位 的循环 计数 器 ， 数结 果 输入 到译 码 器 ， 预 ，此 将计 数， 而是等到被测信号的上升沿到来时， 计数 译码结果输出即可依次使能每个 Ｌ Ｄ。 Ｅ ４ 顶层 模 块设计 器才真正开始计数 。然后预置闸门关闭信号 （ 降 沿） 时 ， 数器 并 不 立 即停 止 计 数 ， 下 到 计 而 数字 频率 计 的顶层 文件 如 图 １ ： 是等到被测 信号的上升沿到来 时才结 束计 在硬件电路上，用 Ｆ Ｇ Ｐ Ａ取代传统的集 数 ， 成一 次测 量过 程 。 完 成 电路 和单 片 机作 为 主要 载体 ，除 了输 入 和 ３ 设计 仿 真 与实 现 。本 设 计 实现 信号 源 输 出显 示 等少 数 电路外 ， 它 大部 分 电路都 其 模 块 、 制 模 块 、 数 模块 、 控 计 锁存 器 模 块 和 显 可 以集 成 在一 片 Ｆ Ｇ Ｐ Ａ芯片 中 ，大 大降 低 了 示 器模 块 ５大模 块 ， 面 分别 介 绍 三个 模块 电路 的复杂 程 度 、 小 了体 积 、 下 减 电路 工作 也更 的结构 和实 现 方法 。 加 可靠 和稳 定 ， 也大 为提 高 。 速度 在开 发方式 ３１信号 源模块 。信号 源是 为 了产 生 上 ，用 自顶向下的的系统开发方法取代 了传 ． １ ｚ的门控信号和待测的定频信号 ，而对 统 的 自下而 上 的硬 件堆 砌式 开 发模 式 。借助 ＭＨ 输 入 系统 时 钟 ｃ （０ Ｈ ） 分 频 的模 块 ， ｌ ５ Ｍ ｚ进行 ｋ 设计源代码 ＰＮ１ ＺＶ Ｄ 对输入系统时钟 Ｉ ＭＨ ．Ｈ ｃ （０ Ｈ ） 分 频产 生 １ ｚ信 号 。 ｌ ５ Ｍ ｚ进行 ｋ ＭＨ ３ 分 频 器 模 块 。 此 程 序要 求将 １ Ｈ ． ２ Ｍ Ｚ 的 输入 频率 分 别进 行 ２ 分频 ｆ 生 ５０ Ｈ １ 产 ０Ｋ Ｚ 的 输 出 频 ｆ ｑ ０ｋ、３分 频 （ 生 １５ Ｋ Ｚ ｅ５０１２ 产 ２ Ｈ 的 输 出 频 率 ｆ ｑ２ ｋ、５ 分 频 （ 生 ｒ １５） ｅ ２ 产 ３２０ Ｚ的输 出频 ｆ ｑ １５）２ １５ Ｈ ｒ ３２０、７分频 （ ｅ 产生 ７ １Ｈ ８２ Ｚ的输 出频 率 ｆｑ ８２、９分频 ｆ ｒ ７ １）２ ｅ 产生 １５Ｈ ９３ Ｚ的输 出频 率 ｆｑ ９３、１ 分频 （ 生 ｒ １５）２ １ ｅ 产 ４ ８ Ｚ的输 出 频 率 ｆ ｑ８）２３分 频 ｆ 生 ８Ｈ ｒ ４８、１ ｅ 产
等精度测频
现代电子技术实验（EDA）等精度频率计综合报告吕佳电子信息科学与技术物电学院2010年6月20日电工电子中心2009年5月绘制等精度频率计实验总结报告一．实验内容前面简易数字频率计测量精度随着被测信号频率的不同而不同，误差1/fx ，当测量1Hz 信号时，误差可能是100%。
设计一个等精度频率计，使 测量结果与被测信号频率不同，而与基准频率有关。
首先设定一个基准频率，根据相同的时间，基准频率F b 和被测信号频率F x 计数的个数分别为N b ,N x ,利用公式NxFxNb Fb ，可以求出F x 。
二．方案设计设计方案原理框图如下：最后一个模块为数据处理部分，有两种处理方式： 1、用maxplus2自带的乘除法模块来处理数据，如下图：虽然此种方法便于理解，但是此模块的使用有限，不能够进行较高位数的运算，否则编译会出错。
2、用FPGA与单片机通信的方法，将测出来的数据送入单片机处理，然后将得出的结果送入FPGA中显示。
（后面主要介绍这种方法）。
其原理图如下：三．实验步骤第一阶段：按照等精度原理框图将各个模块生成1、D触发器：用来控制计数的开始和计数的停止，因为计数的开始和停止都是在被测频率的上升沿到来时起作用的，所以测量时间一定是被测频率的整数倍个，这就保证了被测频率所记的个数一定是整数个。
其代码如下：module mydff(D,clk,prn,clrn,Q);input D,clk,prn,clrn;output Q;reg Q;always @(posedge clk or negedge prn or negedge clrn)if(!prn) Q=1; //低电平置1else if(!clrn) Q=0; //低电平置0else Q=D;endmodule3、计数器（此处最好使用maxplus2自带的计数器）３、将计数的次数送给单片机：因为上面定义32位的计数器，所以数据传送是通过总线进行读写的，所以每次只能传送８位，所以传送一个数需要读数据，这个阶段主要有两个模块：一、将数据拆开；二、单片机从FPGA中读数据。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字频率计
摘要
以FPGA（EP2C8Q208C8N）为控制核心设计数字频率计，设计采用硬件描述语言Verilog 该作品主要包括FPGA控制、数码管模块、信号发生器、直流电源模块、独立按键、指示灯模块。
主要由直流电源供电、数字信号发生器输出信号，FPGA 控制信号的采集、处理、输出，数码管显示数据，按键切换档位，指示灯显示档位。
作品实现了测频、测周、测占空比，能准确的测量频率在10Hz 到100kHz之间的信号。
关键字: 频率计等精度 FPGA （EP2C8Q208C8N）信号发生器Verilog语言
一、系统方案论证与比较
根据题目要求，系统分为以下几个模块，各模块的实现方案比较选择与确定如下：
1．主控器件比较与选择
方案一：采用FPGA（EP2C8Q208C8N）作为核心控制，FPGA具有丰富的I/O 口、内部逻辑和连线资源，采集信号速度快，运行速度快，能够显示大量的信息，分频方便。
方案二：采用SST89C51作为主控器件，虽然该款单片机较便宜，但运行速度较慢，不适合对速度有太大要求的场合，并且不带AD，增加了外围电路。
综上所述，主控器件我选择方案一。
2.测量方法的比较与选择
方案一：采用测频法测量。
在闸门时间内对时钟信号和被测信号同时计数，由于在闸门闭合的时候闸门时间不能是被测信号的整数倍，导致计数相差为一个被测信号时间，所以测频法只适合频率较高的测量。
方案二：采用测周法测量。
用被测信号做闸门，在闸门信号内对时钟信号计数，由于在闸门闭合的时候闸门时间不能是时钟信号的整数倍，导致计数相差为一个时钟信号时间，所以测周法只适合较低频率的测量。
方案三：采用等精度法和测周法结合的方法。
用等精度发测量1KHZ以上的频率，测周法测量1KHZ一下的频率。
这种方法取长补短，既能准确的测高频又能测低频。
综上所述，测量方法我选用方案三。
3. 界面显示方案的选择
方案一：采用数码管显示，控制程序简单，价格便宜，显示直观。
方案二：液晶5110，虽然体积小，可以显示各种文字，字符和图案。
考虑到数码管完全可以满足数据显示要求，所以显示部分我选用方案一。
二、理论分析与计算
1、键盘设计
系统中我们采用独立键盘，用2个I/O控制2个键。
原理是将2个I/O口直接接键盘的2个引脚，低电平有效，这种键盘的优点反应的速率快。
2、计算公式
（1）测频： 1khz以上：被测频率=时钟频率*（被测频率计数/时钟频率计数） 1khz以下：被测频率=时钟频率/（时钟频率在被测信号高电平计数+时钟频率在被测信号低电平计数）
（2）测周： 被测周期=（时钟频率计数/被测频率计数）*时钟周期 （3）测占空比：占空比=高电平计数/（高电平计数+低电平计数）
三 电路与程序设计
根据题目要求，经过仔细考虑制订了一个比较可行的方案，系统方框图
如下：
图1系统方框图
（一）电路设计
（1）换挡指示灯电路设计
模块共使用了7个LED 灯，分别指示测频、测周、测占空比、HZ 挡、KHZ 挡、ms 挡、um 挡。
独立键盘
FPGA （EP2C8Q208C
数码管
信号发生器
直流电源供电
图2指示灯模块电路设计
（2）直流电源电路设计
图3直流电源电路设计
（二）程序设计
FPGA 控制器采用Verilog 语言进行程序设计，软件总体设计流程图如图4所示。
四、测试方案与测试结果
1．测试仪器 数字信号发生器 2. 数据测量
1.测频
输出频率 测量频率 误差范围
1.01hz 1.01hz 0 10hz 10.00hz 0 100hz 100.00hz 0 1khz 1.00khz 0 10khz 10.00khz 0 100khz 100.00khz 0 999khz 999.00khz
2.测周期
输出周期
测量周期
误差范围
数据采集
测频计数 测周计数
测占空比计数
档位选择、指示灯选择
按键
数码管显示
指示灯显示
开始
结束
1.01hz(990.099ms) 990.099ms 0
10hz(100ms) 100ms 0
100hz(10ms) 10ms 0
1khz(1ms) 1ms 0
10khz(100us) 100us 0
100khz(10us) 10us 0
1mhz(1us) 0.960us 4%
3.测占空比
输出占空比测量占空比误差范围
1% 1.07% 7%
10% 10.05% 0.5%
20% 20.21% 1%
30% 29.98% 0.01%
40% 40.13% 0.27%
50% 49.80% 0.04%
60% 59.96% 0.01%
70% 69.72% 0.4%
80% 79.69% 0.4%
90% 89.69% 0.33%
99% 98.63% 0.37%
五、结论
基本功能是否实现扩展功能是否实现测频实现自做电源实现测周期实现自做信号发生器未实现测占空比实现
附件
（如果想要源程序请单独留言，太多就不传了。
）。