基本rs触发器的逻辑功能
数字知识RS,D触发器
【数字知识】基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能。
2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1〃预习触发器的相关内容。
2〃熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1〃基本RS触发器图3、1为由二个与非门交叉藕合构成的基本RS触发器。
基本RS触发器具有置"0"、置"1"和"保持"三种功能。
通常称S 为置"1"端，因为S=0时触发器被置"1"；R为置"0"端，因为R =0时触发器被置"0"，当S =R =1时状态保持。
基本RS触发器也可以用二个"或非门"组成，此时为高电平触发器。
图3、1基本RS触发器2、D触发器D触发器的状态方程为：Qn+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013），74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如下：图3、2 双D触发器图3、3 D触发器逻辑符号四、实验仪器设备1、数字电路实验箱。
2、74LS74（CC4013），74LS00（CC4011）。
五、练习内容及方法1〃测试基本RS触发器的逻辑功能按图3、1连接电路，用两个与非门组成基本RS触发器，输入端、接逻辑开关的输出插口，输出端、接逻辑电平显示输入接口，按表3、1的要求测试，并记录；表3、1 RS触发器的逻辑功能2〃测试D触发器的逻辑功能。
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号————————————————————————————————作者：————————————————————————————————日期：基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。
正常工作时输出端Q和的逻辑状态相反。
通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。
下面分四种情况来讨论触发器的逻辑功能。
（1）RD=1，SD=1。
设触发器处于0态，即Q=0，=1。
根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。
因此触发器仍保持了原来的0态。
设触发器处于1态，即Q=1、=0。
=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。
因此触发器仍保持了原来的1态。
可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。
正因如此，触发器可以用来存放一位二进制数。
（2）RD=0，SD=1。
当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。
触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。
也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。
（3）RD=1，SD=0。
因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。
一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。
SD端称为置1端或置位端。
（4）RD=0，SD=0。
基本RS触发器原理
基本RS 触发器原理图4-1(a)是由两个“与非”门构成的基本R-S 触发器,(b)是其逻辑符号。
RD 、SD 是两个输入端，Q 及y 是两个输出端。
正常工作时，触发器的Q 和y 应保持相反，因而触发器具有两个稳定状态：1）Q=1，y=0。
通常将Q 端作为触发器的状态。
若Q 端处于高电平，就说触发器是1状态；2）Q=0，y=1。
Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，y 端称为触发器的非端或0端。
由图4-1可看出，如果Q 端的初始状态设为1，RD 、SD 端都作用于高电平（逻辑1），则y 一定为0。
如果RD 、SD 状态不变，则Q 及y 的状态也不会改变。
这是一个稳定状态；同理，若触发器的初始状态Q 为0而y 为1，在RD 、SD 为1的情况下这种状态也不会改变。
这又是一个稳定状态。
可见，它具有两个稳定状态。
输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。
图4（一）真值表R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。
1、当RD =0，SD=1时，不论触发器的初始状态如何，y 一定为1,由于“与非”门2的输入全是1，Q 端应为0。
称触发器为0状态，RD 为置0端。
2、当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使y 为0。
称触发器为1状态，SD 置1端。
3、当RD =1，SD =1时，如前所述，Q 及y 状态保持原状态不变。
4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD 、SD 同时由0变成1，在两个门的性能完全一致的情况下, Q 及y 哪一个为1，哪一个为0是不定的，在应用时不允许RD 和SD 同时为0。
综合以上四种情况，可建立R-S 触发器的真值表于表1。
应注意的是表中RD = SD =0的一行中Q 及y 状态是指RD 、SD 同时变为1后所处的状态是不定的，用Ф表示。
实验六 触发器
实验六触发器一、实验目的1. 学习触发器逻辑功能的测试方法。
2. 熟悉基本RS触发器的组成、工作原理和性能。
3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。
二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。
1.基本RS触发器基本RS触发器是一种无时钟控制的低电平直接触发的触发器。
它具有置“0”、置“1”和“保持”三种功能。
通常S端为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时，状态保持。
基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。
2.JK触发器在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一Q+K Q n，J和K是数据输入端，是触发器状态更新的种触发器。
其状态方程为：Q n+1=J n依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q与Q为两个互补输出端，通常把Q=0、Q=1的状态规定为触发器的“0”状态；而把Q=1、Q=0规定为“1”状态。
JK触发器输出状态的更新发生在CP脉冲的下降沿。
JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。
3.D触发器在输入信号为单端输入的情况下，D触发器用起来比较方便。
它的状态方程为：Q n+1＝D n，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。
触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。
4.触发器间的转换在集成触发器中，每一种触发器都有自己固定的逻辑功能。
我们可以利用转换的方法获得具有其它功能的触发器。
例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。
三、实验仪器及器件1. DS1052E型示波器2. EL-ELL-Ⅳ型数字电路实验系统3. 器件：集成电路芯片74LS00 74LS112 74LS74四、实验内容及步骤1.基本RS 触发器的逻辑功能测试在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS 触发器。
基础rs触发器逻辑功效测试[精彩]
![基础rs触发器逻辑功效测试[精彩]](https://img.taocdn.com/s3/m/7616447ea88271fe910ef12d2af90242a895ab62.png)
实训九基本R-S触发器功能测试一、实训目的1．通过实训熟悉基本RS触发器的逻辑功能和特点；2．通过实训掌握基本RS触发器的测试方法；3．通过实训熟悉异步输入信号RD、SD、RD、SD的作用；4．通过实训掌握基本RS触发器的典型应用；二、实训原理基本RS触发器是由两个与非门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。
当R D＝S D＝1时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q。
从而使触发器维持输出状态不变。
三、实训仪器和设备S303-4型（或其它型号）数字电路实训箱一只；SR8（或其它型号）双踪示波器一只；直流稳压电源一台；74LS00 二输入四与非门1片。
四、实训内容和步骤1．两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。
图9-1 基本R-S触发器功能测试2．按表9-1所示的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填入表9-1中表9-13．Sd4．Sd端接高电平，Rd端加脉冲。
5．令Sd=Rd，在Sd端加脉冲。
6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。
从中总结基本R-S触发器的Q端的状态改变和输入端的关系。
五、实训思考题试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形；试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端？六、训注意事项接线时要注意电路图中各引脚的编号，连接时不要接错；手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动；用双踪示波器观察输出波形时，要注意选择一个较为合适的输入信号的频率。
实训十. 计数器的功能测试一、实训目的1．掌握计数器的工作原理；2．通过实训熟悉计数器的功能特点和典型应用；3．通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。
基本rs触发器真值表
基本rs触发器真值表1. 什么是基本rs触发器？基本rs触发器是逻辑电路中最基本的一种触发器之一，它由两个输入端和两个输出端组成，分别为Set（S）端、Reset（R）端、Q输出端和Q'输出端。
基本rs 触发器具有记忆功能，可以在不断地输入电信号的情况下保持其输出状态不变。
2. 基本rs触发器真值表基本rs触发器真值表如下所示：| S | R | Q | Q' || --- | --- | --- | --- || 0 | 0 | Q | Q' || 0 | 1 | 0 | 1 || 1 | 0 | 1 | 0 || 1 | 1 | 无法确定 | 无法确定 |其中，S和R分别表示Set和Reset输入端的输入状态，Q和Q'分别表示输出状态。
3. 特殊情况下的界限状态在实际的应用中，基本rs触发器可能存在一些特殊情况下的界限状态，例如输入S和R同时为1时会导致输入信号的不确定性。
此时，根据不同的电路设计者的需求，输出结果可能不同。
因此，在使用基本rs触发器时需要对其界限状态进行仔细讨论和分析，以确保其输出结果符合预期。
4. 基本rs触发器的应用基本rs触发器在数字电路的设计中具有广泛的应用。
例如，它可以被用于构建各种各样的组合逻辑电路和时序逻辑电路，如存储器和计数器等。
此外，在现代计算机中，基本rs触发器也被用于实现CPU中的寄存器和缓存等功能模块，是计算机硬件设计中不可或缺的一部分。
5. 总结基本rs触发器作为最基本的逻辑电路之一，具有广泛的应用和重要的意义。
虽然其在理论和实践中存在一些特殊情况下的界限状态，但通过仔细的讨论和分析，设计者可以确保其输出结果达到预期。
rs触发器工作原理
rs触发器工作原理RS触发器工作原理。
RS触发器是一种基本的数字电路元件，它可以存储一位二进制数据，并且可以在时钟信号的控制下进行数据的读写操作。
在数字电路中，RS触发器被广泛应用于各种计数器、寄存器以及数据存储器中。
那么，RS触发器是如何工作的呢？接下来我们将详细介绍RS触发器的工作原理。
首先，让我们来了解一下RS触发器的结构。
RS触发器由两个互补的门构成，一般是两个与非门或者两个与门。
其中，一个门的输出连接到另一个门的输入，而另一个门的输出又连接到第一个门的输入，形成了一个闭环的结构。
这种结构使得RS触发器可以存储一位二进制数据，并且可以根据输入信号的变化进行数据的读写操作。
接下来，我们来介绍RS触发器的工作原理。
在RS触发器中，有两个输入端，分别称为S端和R端。
当S端输入为高电平（1），而R端输入为低电平（0）时，RS触发器处于置位状态，输出为高电平（1）。
反之，当S端输入为低电平（0），而R端输入为高电平（1）时，RS触发器处于复位状态，输出为低电平（0）。
而当S端和R端同时为低电平（0）时，RS触发器的输出将保持原状态不变。
这就是RS触发器的基本工作原理。
此外，RS触发器还具有一个时钟信号端，用于控制数据的读写操作。
当时钟信号为上升沿时，RS触发器将根据S端和R端的输入信号进行数据的更新；而当时钟信号为下降沿时，RS触发器将保持当前的数据状态不变。
这样，通过时钟信号的控制，可以实现对RS触发器中存储的数据进行读写操作。
总结一下，RS触发器是一种基本的数字电路元件，它可以存储一位二进制数据，并且可以在时钟信号的控制下进行数据的读写操作。
它由两个互补的门构成，具有置位、复位和保持状态三种工作状态。
通过时钟信号的控制，可以实现对RS触发器中存储的数据进行读写操作。
在实际的数字电路应用中，RS触发器被广泛应用于各种计数器、寄存器以及数据存储器中，是数字电路中不可或缺的重要元件之一。
基本RS触发器
4. 应用
二、主从触发器
每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四 位二进制数，故称该电路为四位二进制计数器。
CP信号频率每经过一个触发器频率减半， Q4输出信号的 频率是输入脉冲的十六分之一，这种频率之间的关系称为“分
频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。
（三）主从JK触发器 1. 逻辑符号
RS
Qn+1
00
Qn
01
1
10
0
11
X
3. 特征方程
Qn1
S
RQn
SR 0
一、基本RS触发器
CP=1： S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= X
约束条件：输入不能同时为1。
4. 同步RS触发器波形图分析
一、基本RS触发器
&
G2
&
CP=1：
1
1
R
S
S=0，R=0：Qn+1=Qn G4
S=1，R=0：Qn+1=1
&
G3
&
1R C1 1S
S=0，R=1：Qn+1=0 R
R CP S S
S=1，R=1：Qn+1=输X入端R、S通过CP非门作
符号：
用于基本RS触发器。 动作特点：P190－191
（三）同步RS触发器 2. 特征表
输入信号：J、K 时钟输入：CP 异步置0、置1：RD、SD
（不受CP限制，低有效） 输出信号：Q、Q
二、主从触发器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基本rs触发器的逻辑功能
————————————————————————————————作者：————————————————————————————————日期：
基本rs触发器的逻辑功能
基本RS触发器是各种触发器中最基本组成部分，它能存贮一位二进制信息，但有一定约束条件。
例如用与非门组成的RS触发器的R、S不能同时为“0”，否则当R、S端的“0”电平同时撤销后，触发器的状态不定。
因此只R=S=0的情况不允许出现。
基本RS触发器的用途之一是作无抖动开关。
例如在图6.1所示的电路中，当开关S接通时，由于机械开关在扳动的过程中，存在接触抖动，使得F点电压从+5V直接地跃降到0V的一瞬间（几十毫秒），会发生多次电压抖动，相当产生连续多个脉冲信号。
如果利用这种电路产生的信号去驱动数字电路，则可能导致电路发生误动作。
这在某些场合是绝对不允许的，为了消除机械开关的抖动，可在开关S与输出端A之间接人一个RS触发器（见图6．2所示），就能使F端产生很清晰的阶跃信号。
那么这种带RS触发器的打关通常称为无抖动开关（或称逻辑开关）。
而把有抖动的开关称为数据开关。