与非型基本RS触发器的特性方程
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
·C=C 2 +1=10 <1 +1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １ B . ２ C . ４ D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10 B .（127）10 C .（128）10 D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
C.B A ⊕D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+B +C C.（A+B ）（A+C ） +C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
101 010112．不与十进制数（）10等值的数或代码为 C 。
A .(0101 8421BCD B .16 C .2 D .813．以下参数不是矩形脉冲信号的参数 D 。
A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数8等值的数为： BA. 2B.16C. )16D. 215. 常用的BCD码有 D 。
A.奇偶校验码B.格雷码码 D.余三码16.下列式子中，不正确的是(B)+A=A B.A A1⊕=⊕=A ⊕=A17.下列选项中，______是TTLOC门的逻辑符号。
第十讲基本RS触发器
二、基本RS触发器的逻辑功能分析
信号输出端，Q=0、Q’=1的状态称0状态， Q=1、Q’=0的状态称1状态.
第十讲 基本RS触发器
福建农林大学计算机与信息学院
主要内容：
结束 放映
一、触发器概述
二、基本RS触发器的逻辑功能分析
三、 基本RS触发器的逻辑功能描述
一、触发器概述
和1状态；
在不同的输入情况下，它可以被置成0状态或1状态；
当输入信号消失后，所置成的状态能够保持不变。
1
0
01
0
10
1
0
1
②R’=1、S’=0时：由于S’=0，不论原来Q为0还是1，都有 Q=1；再由R’=1、Q=1可得Q’＝0。即不论触发器原来处于什 么状态都将变成1状态，这种情况称将触发器置1或置位。S端 称为触发器的置1端或置位端。
10
01
1
1
01
0
10
1
11
不变
③R’=1、S’=1时：根据与非门的逻辑功能不难推知，触发 器保持原有状态不变，即原来的状态被触发器存储起来，这体 现了触发器具有记忆能力。
？
1
1
01
0
10
1
0
0
00
不定
④R’=0、S’=0时：Q=Q’=1，不符合触发器的逻辑关系。 并且由于与非门延迟时间不可能完全相等，在两输入端的0同 时撤除后，将不能确定触发器是处于1状态还是0状态。所以触 发器不允许出现这种情况，这就是基本RS触发器的约束条件。
数字电路复习题(含答案)
、一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为 1 、 0两个；写出从（000）2依次加1的所有3位二进制数： 000、001、010、011、100、101、110、111 。
2．13=（1101）2；（5A）16=（1011010）2；（）2=（8C）16。
完成二进制加法（1011）2+1=（1100）23．写出下列公式：= 1 ；= B ；= A+B ；=BA 。
.4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL、CMOS电路中，工作电压为5V的是 TTL ；要特别注意防静电的是 CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是 8 条。
6．输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1 、 0 、高阻态三种状态。
7．施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。
8．下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当RD =1时，QQ1Q2Q3= 0000 ，当RD =0，DI=1，当第二个CP脉冲到来后，QQ1Q2Q3= 0100 。
?1D'FF01DC1FF01DC1FF0&C1FF0R D R D R D R DQ3%Q1Q0D IR DCP(图一)1．和二进制数等值的十六进制数是( B )A ．16B ． 16C ． 16D ． 162．和逻辑式B A C B AC ++相等的式子是( A )A ．AC+BB ． BC C ．BD ．BC A +—3．32位输入的二进制编码器，其输出端有( D )位。
A. 256B. 128C. 4D. 5 4．n 位触发器构成的扭环形计数器,其无关状态数为个( B )A ．2n -nB ．2n -2nC ．2nD ．2n -15．4个边沿JK 触发器,可以存储( A )位二进制数A ． 4B ．8C ．166．三极管作为开关时工作区域是( D )A ．饱和区+放大区B ．击穿区+截止区*C ．放大区+击穿区D ．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A ．基本RS 触发器B ．同步RS 触发器C ．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A ．定时B ．计数C ．整形1．八进制数 ) 8 的等值二进制数为 ；十进制数 98 的 8421BCD 码为 。
数电题目
一、 填空题1.二进制数是以2为基数的计数体制，十六进制数是以16为基数的计数体制。
2.二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
3.逻辑函数表达式有标准与—或式（最小项）和标准或—与式（最大项）两种标准形式。
4.逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。
5.编码器是对输入信号进行编码的电路，优先编码器只对优先级别高的输入信号进行编码。
二．选择题1.一个输入为A 、B 的两输入端与非门，为保证输出低电平，要求输入为（ D ）A 、A=1、B=0B 、A=0、B=1C 、A=0、B=0D 、A=1、B=12、（背）已知输入A 、B 和输出Y 的波形图如图所示，能实现此波形的门电路是（ D ）A 、与非门B 、或非门C 、异或门D 、同或门Y=AB+AB=A B...J 点点点’3、二 - 十进制编码器的输入编码信号应有（ D ）10个信号输入端和4个输出端A 、2个B 、4个C 、8个D 、10个4、要使由或非门组成的保持原状态不变，R D 和S D 端输入的信号应取（A ）A 、0==S R D DB 、R D =0、S D =1C 、1==S RD D D 、01==S R D D 、5、如果将边沿D 触发器的Q 端和D 端相连，则Q 端输出脉冲的频率为输入时钟 脉冲CP 的（ A ）A 、二分频B 、二倍频C 、四倍频D 、不变三、简答题1、试分析如图所示电路为几进制计数器。
写出它的输出方程、驱动方程、状态方程、列出状态转换真值表，并画出时序图。
2.试用CT74LS161的异步清零和同步指数功能构成下列计数器：（1）十一进制计数器；（2）六十进制计数器（3）一百进制计数器答案如下：一、1. 2 162. 0,1,2，逢二进一3. 标准与-或式，标准或-与式4. 代入规则，反演规则，对偶规则5. 输入信号，优先级别高的输入信号二、1-5 DDDAA三、1.解：2解：解：（1）用CT74LS161构成十一进制计数器。
电子技术——几种常用的时序逻辑电路参考答案
第七章几种常用的时序逻辑电路参考答案一、选择题1.当时的输入信号，电路原来状态，a2.a3.b4.b5.JK6.基本RS，1R S+=（RS=0）7.T8.1，1n nQ Q+=9.J=K=T；J=K=T=1；J=D，K=D10.n nD TQ TQ=+；nD Q=11.并行，串行；并行输出，串行输出12.数码，移位13.清零14.同步计数器，异步计数器。
15.a，清零，置数，保持16.b17.异步，同步。
18.a，M*N19.2，双稳态触发器20.双向移位二、判断题1. B2. C3. C4. D5. B6. A7. C8. C9. A10. B11. C12. D13. D14. B15. D16. D17. A18. C19. C20. D三、判断题1.错2.对3.对4.错5.对6.错7.对8.对9.错10.错11.对12.对13.对14.错15.对四、简答题1.（9-1易）图示是用与非门组成的基本RS触发器试根据其特性表，并写出特性方程和约束条件。
R SnQ1n Q+功能0 0 0 0 01不定不定不允许0 1 0 1 01置010 1 0 011置11 1 1 1 011保持参考答案：特征方程：1n nQ S RQ+=+，约束条件：1R S+=2.（9-1中） 用JK 触发器（特性方程1n n n Q JQ KQ +=+）可以转换成其他逻辑功能触发器，适当连接给出的JK 触发器的输入端分别将其转换成： 1）.T 触发器（1n n n Q TQ TQ +=+） 2）.T ’触发器（1n n Q Q +=） 3）.D 触发器（1n Q D +=）参考答案：3.（9-1中）写出JK 触发器，T 触发器，T ’触发器，D 触发器的特性方程。
参考答案：JK 触发器特性方程：1n n n Q JQ KQ +=+T 触发器特性方程：1n n n Q TQ TQ +=+ T ’触发器特性方程：1n n Q Q += D 触发器特性方程：1n QD +=4.（9-3中）同步计数器的同步是指什么？ 参考答案：所谓同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。
与非门构成的RS触发器
号
1 1 不变
RD：置零或复位端（低电平置零） SD：置1或置位端（低电平置１） Q：触发器原端或1端
Q ：触发器非端或0端
触发器输出状态的变化取决于输入信号的电平值 的变化，将其称为电平触发触发器
与非门构成的基本 R—S触发器
? 状态转换真值表
根据真值表建立起输入信号 RD及SD、触发器的原
状态Qn （现态）与触发器的新状态 Qn+1 （次态）之
1
0
0
1
0
1
1
0
RD=SD=1，输出不变
1
1
RD=0，SD=1：Q =1，Q=0
RD=1，SD=0，Q =0，Q=1
RD=0，SD=0，Q =Q=1，不稳定
0
0
与非门构成的基本 R—S触发器
? 真值表
RD SD Q Q
பைடு நூலகம்
逻
01 10
01 10
辑 符
小圆圈表小示圆圈表示 低电平置低零电平置1
0 0 不定
与非门构成的基本 R—S触发器
RD，SD：输入 ；Q，Q ：输出 正常工作状态下，Q和 Q 应保持相反的状态
电路有两个稳定工作状态：
1. Q=1 Q =0 2. Q=0 Q =1
R-S触发器电路图
与非门构成的基本 R—S触发器
1
0
0
1
1
1
1
1
当RD=SD=1时， 输出不变
与非门构成的基本 R—S触发器
间的关系表
Q n+1
状态转换真值表
RD
SD
Qn
Qn+1
000Ф
001Ф
0100
RS触发器
基本触发器的设计预备知识：RS触发器是一种基本的触发器一触发器1触发器的概念触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。
触发器有二个基本特性：（ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态；触发器的两个稳定状态①Q=1，通常将Q端作为触发器的状态。
若Q端处于高电平，就说触发器是1状态；②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。
（ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。
（3 ）触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。
触发方式不同：电平触发器、边沿触发器和主从触发器等。
电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。
二、RS触发器的知识1 基本RS触发器原理图2-1是由两个“与非”门构成的基本R-S触发器。
RD、SD是两个输入端，Q及Qn是两个输出端。
图2-1 RS触发器2 稳定状态正常工作时，触发器的Q 和Qn 应保持相反，因而触发器具有两个稳定状态：① Q=1，Qn=0。
通常将Q 端作为触发器的状态。
若Q 端处于高电平，就说触发器是1状态； ② Q=0，Qn=1。
Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，Qn 端称为触发器的非端或0端。
3 真值表R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。
① 当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q 端应为0。
称触发器为状态，R D 为置0端② 当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn 为0。
称触发器为1状态，SD 置1端。
数字电路复习提纲
数字电路复习提纲数字电路复习提纲⼀.填空1. (238)10＝(11101110)2 ＝( EE )16。
2.德·摩根定理表⽰为B A +＝ B A ?,B A ? = B A + 。
3.门电路的负载分为灌电流负载和拉电流负载.4.异或门电路的表达式是 B A B A +；同或门的表达式是B A AB +.5.RAM 与ROM ⽐较：优点：读写⽅便，使⽤灵活缺点：掉电丢失信息 .6.三态门的三种可能的输出状态是⾼电平、低电平和⾼阻抗。
7. ⼋输⼊端的编码器按⼆进制数编码时，输出端的个数是3个，四输⼊端的译码器的输出端的个数最多为 16个。
8.在多路传输过程中，能够根据需要将其中任意⼀路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。
9.能够将⼀输⼊数据，根据需要传送到 m 个输出端的任意⼀个输出端的电路，叫做数据分配器。
10.组合逻辑电路的逻辑功能的特点是任何时刻电路的稳定输出，仅仅只决定于该时刻各个输⼊变量的取值。
11.组成逻辑函数的基本单元是最⼩项 .12．基本逻辑门有与门、或门和⾮门三种。
复合门有与⾮们、或⾮们和与或⾮门三种13.卡诺图中⼏何相邻的三种情况是相接、相对和相重 . 14.逻辑函数的公式化简的四种⽅法是并项法、消去法、吸收法和配项消去法 .15.逻辑函数的最简与或式的定义是同⼀逻辑结果的与或表达式中乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式 .16.除了与、或、⾮三种基本逻辑运算外，还有由这三种基本逻辑运算构成的四种复合逻辑运算，它们是与⾮、或⾮、与或⾮和异或运算。
17.时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定状态输出，不仅和该时刻的输⼊信号有关，⽽且还取决于电路原来状态。
18.⼀个⼗进制加法计数器需要由四个 JK 触发器组成。
19.555定时器由基本RS 触发器、⽐较器、分压器、晶体管开关和输出缓冲器五部分组成。
20.由与⾮门构成的基本触发器的特性⽅程是n n Q R S Q +=+1；其约束条件是0=RS .21.由或⾮门构成的基本触发器的特性⽅程是n n Q R S Q +=+1；其约束条件是0=RS .22.JK 触发器的特性⽅程是n n n Q K Q J Q +=+1；D 触发器的特性⽅程是D Q n =+1；T 触发器的特性⽅程是n n n Q 1'触发器的特性⽅程是Q Q =。