触发器逻辑功能的描述
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号
基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号————————————————————————————————作者：————————————————————————————————日期：基本rs触发器的逻辑功能、构成、逻辑状态表、逻辑符号将两个与非门的输出端、输入端相互交叉连接，就构成了基本R-S触发器，如下图所示。
正常工作时输出端Q和的逻辑状态相反。
通常用Q端的状态来表示触发器的状态，当Q=0时称触发器为0态或复位状态，Q=1时称触发器为1态或置位状态。
下面分四种情况来讨论触发器的逻辑功能。
（1）RD=1，SD=1。
设触发器处于0态，即Q=0，=1。
根据触发器的逻辑电路图，此时Q=0反馈到门G2的输入端，从而保证了=1；而=1反馈到门G1的输入端，与SD=1共同作用，又保证了Q=0。
因此触发器仍保持了原来的0态。
设触发器处于1态，即Q=1、=0。
=0反馈到门G1的输入端，从而保证了Q=1；而Q=1反馈到门G2的输入端，与RD=1共同作用，又保证了=0。
因此触发器仍保持了原来的1态。
可见，无论原状态为0还是为1，当RD和SD均为高电平时，触发器具有保持原状态的功能，也说明触发器具有记忆0或1的功能。
正因如此，触发器可以用来存放一位二进制数。
（2）RD=0，SD=1。
当RD =0时，无论触发器原来的状态如何，都有=1；这时门G1的两输入端都为1，则有Q=0，所以触发器置为0态。
触发器置0后，无论RD变为1或仍为0，只要SD保持高电平（SD ＝1），触发器保持0态。
也即无论原状态如何，只要SD保持高电平，RD端加负脉冲或低电平，都能使触发器置0，因而RD端称为置0端或复位端。
（3）RD=1，SD=0。
因SD=0，无论的状态如何，都有Q=1；所以，触发器被置为1态。
一旦触发器被置为1态之后，只要保持RD =1不变，即使SD由0跳变为1，触发器仍保持1态。
SD端称为置1端或置位端。
（4）RD=0，SD=0。
数字电子技术基础第四章重点最新版
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
基本触发器
一、触发器概述1.基本性质：它有两个稳定的工作状态，一个是“0”态，即输出Q＝0，＝1；另一个是“1”态，即输出Q＝1，＝0。
当无外界信号作用时，触发器状态维持不变。
在一定的外界信号作用时，触发器可以从一个稳态翻转到另一个稳态，当外界信号消失后，能保持更新后的状态。
总之，触发器是一种能记忆一位二进制数的存储单元。
由它可以构造计数器、寄存器、移位寄存器等时序逻辑电路。
按结构形式可以分为没有钟控的基本触发器和有钟控的时钟触发器。
按逻辑功能还可以分为RS触发器、D触发器、JK触发器和T触发器。
2.基本RS触发器由两个与非门交叉耦合构成。
逻辑图如图4－1(a）所示，惯用符号如图4－1(b）所示。
工作原理：＝＝1时，不管初态如何，触发器状态将保持不变。
＝0,＝1时，不管初态如何，门2的输出＝1，使门1的输出Q＝0，即此时触发器维持“0”态，称为直接置“0”端。
＝1,＝0时，不管初态如何，门1的输出Q＝1，使门2的输出＝0，即此时触发器维持“1”态，称为直接置“1”端。
＝＝0时，不管初态如何，两与非门的输出均为“1”，此时的状态称非法状态。
之后，如、变为“1”时，由于翻转速度的差异，触发器的最终状态是无法确定的。
正常工作时不允许出现这种情况。
3.触发器逻辑功能的描述方法通常有功能真值表、特性方程、激励表、状态图及时序图等方法。
功能真值表：以表格的形式反映触发器从初态（接收输入信号前的状态，用表示)向次态(接收输入信号后的状态，用表示)转移的规律，也称状态转移真值表。
特性方程：以表达式的形式反映触发器在输入信号作用下，次态与输入信号初态之间的逻辑关系，它可由真值表推得。
激励表：又称驱动表，用表格的形式反映触发器从一个状态转到另一个状态，所需的输入条件。
可由真值表转换得到，也是真值表的逆关系。
状态图：又称状态转移图。
它是一种以图形的方式描述触发器状态转移与输入信号之间的关系。
它用圆圈表示时序电路的各种状态，用带箭头的直线表示状态转移方向，直线上方表示状态转移的条件。
实验6 触发器逻辑功能测试及应用
实验六 触发器逻辑功能测试及应用一、实验目的：1、掌握基本RS 、JK 、D 、T 和T ′触发器的逻辑功能；2、学会验证集成触发器的逻辑功能及使用方法；3、熟悉触发器之间相互转换的方法。
二、实验原理：触发器：根据触发器的逻辑功能的不同，又可分为: 三、实验仪器与器件：实验仪器设备：D2H +型数字电路实验箱。
集成块：74LS112 74LS74 74LS04 74LS08 74LS02 74LS86 四、实验内容与步骤：1、基本RS 触发器逻辑功能的测试：S=R=0时，保持； S=0，R=1时，置0； S=1，R=0时，置1；S=R=1时，不定。
⎪⎩⎪⎨⎧=+=∙+=+101d d d d n d d n R S R S Q R S Q 或约束条件：2、JK 触发器逻辑功能测试：S=R=0时，保持； S=0，R=1时，置0； S=1，R=0，置1； S=R=1时，翻转。
n n n Q J Q +=+1电路图为：3、D 触发器逻辑功能测试： （1）异步输入端功能测试：（2）D触发器逻辑功能测试：D Q n =+14、不同类型时钟触发器间的转换： JK 转换为D 触发器：K J D ==D 转换为JK 触发器：D J =,K =JK 转换为T 触发器和T 转换为JK 触发器：T=J=KJK 转换为RS 触发和RS 转换为JK 触发器：Q nJ S = K R =五、实验体会与要求：1.要掌握RS,JK,T,D 触发器的工作条件，以及功能；2.要掌握各触发器之间的关系以及相互之间的转换；3.各触发器的特性表：同步RS 触发器的特性表（n n Q R S Q +=+1）D 触发器的特性表（D Q n =+1）T 触发器的特性表（n n Q T Q ⊕=+1）T ’触发器的特性表（n n Q Q =+1）JK 触发器的特性表（n n n Q K Q J Q +=+1）。
触发器的逻辑功能及其描述方法
S CI R
0
S
R
0 1 0 CP
3) 主从SR触发器·特征表
CP
S
R Qn Qn+1
功能
×
×
××
Qn
Q n1 Q n 保持
0
0
0
0
Q n1 Q n 保持
0
0
1
1
0
1
0
0
Q n1 0 置 0
0
1
1
0
1
0
0
1
Q n1 1 置 1
1
0
1
1
1
1
0 不定
1
1
1 不定
不允许
主从SR触发器真值表 （只在CP从1变为0时有效）
G1 &
& G2
G3 & 从触发器 & G4 CP
Qm
Qm
G5 &
& G6 1 G9
G7 & 主触发器 & G8
S
R CP
1) 电路构造 从触发器
主触发器
Q
Q
Q
Q
F从
S CI R
CP
Q
Q
F主
S CI R
S
R
CP
互补时 钟控制 主、从 触发器 不能同 步翻转
1
2) 工作原理
Q
Q
CP=1时 F从封锁
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
数字电子技术基础习题没答案
20.试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。
(1)具有推拉式输出级的TTL电路；
(2)TTL电路的OC门；
(3)TTL电路的三态输出门；
(4)普通的CMOS门；
(5)漏极开路输出的CMOS门；
(6)CMOS电路的三态输出门；
第三章 逻辑代数基础、逻辑函数化简
⒍将下列数转换为十进制数：1101B4FBH110.11B
⒎将下列数转换为二进制数：7.85D3DF.2BH256D
⒐将下列数转换为十六进制数：256D1101.11B110.11B
⒑将下列十进制数转换为对应的八进刺数：
211302725048101295100.625
⒒分别用842lBCD码、余3码表示下列各数：
(3)A接10V，B悬空．用万用表测B端电压，VB为多少伏?
(4)A接0.3V，B悬空，测VB时应为多少伏?
(5)A接5kΩ电阻，B悬空，测VB电压时，应为多少伏?
15.在图2-5所示电路中，(1)设RK＝3kΩ，RB＝20kΩ，试问晶体管的β值最小应为多少才能满足饱和条件?(2)设β＝30，RB＝30kΩ，试问RK的阻值最大应该是多少才能满足饱和条件?
图5-9
11.时序逻辑电路与组合逻辑电路的主要区别是什么；
描述时序电路逻辑功能的方法有哪几种?它们之间有何种关系?
12.已知状态图如图5-10所示，试作出它的状态表。
图5-10
13.已知某时序电路的状态表如表5-1所示，试画出它的状态图。如果电路的初始状态在S2，输入信号依次为0，1，0，1，1，1，试求出相应的输出。
图4-3
5.用三个异或门和三个与门实现下列逻辑关系
6.分析图4-4所示各电路的逻辑功能。写出电路输出信号的逻辑表达式。
触发器原理
触发器原理
触发器是数字电路中常用的一种元件，它具有存储和放大功能，可以将输入的
电信号转换为输出的电信号，并在特定条件下改变输出状态。
触发器在数字系统中有着广泛的应用，比如在计数器、寄存器、时序电路等方面都扮演着重要的角色。
触发器的原理主要包括触发器的基本结构、工作原理和触发器的类型等几个方面。
首先，触发器的基本结构包括输入端、输出端和时钟端。
输入端接收外部电信号，时钟端用来控制触发器的工作时序，输出端输出转换后的电信号。
触发器内部由若干个逻辑门构成，根据不同的触发器类型，逻辑门的连接方式和数量也会有所不同。
其次，触发器的工作原理是基于触发器内部的逻辑门实现的。
当输入信号满足
特定条件时，逻辑门将进行运算，然后输出相应的结果。
而时钟信号则决定了触发器何时进行状态转换，保证了触发器的稳定工作。
触发器的类型有很多种，常见的有RS触发器、D触发器、JK触发器和T触发
器等。
它们之间的区别主要在于触发条件和状态转换方式上有所不同。
不同类型的触发器适用于不同的场合，可以根据具体的需求选择合适的触发器类型。
触发器在数字电路中有着重要的作用，它可以实现数据的存储和传输，以及时
序控制等功能。
在计算机系统中，触发器被广泛应用于寄存器、时序电路、计数器等模块中，保证了整个系统的正常运行。
总的来说，触发器是数字系统中不可或缺的一部分，它通过存储和放大电信号，实现了数字电路中的各种功能。
了解触发器的原理和工作方式，对于理解数字电路和设计数字系统都具有重要的意义。
希望本文能够帮助读者更好地理解触发器的原理和应用。
数字电路实验报告-触发器的基本逻辑功能
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2．边沿JK触发器图1 下升沿触发JK触发器逻辑符号图1所示为下降沿触发JK触发器的逻辑符号。
下降沿JK触发器的特性表如表1所示。
表1 下降沿JK触发器特性表JK触发器的特性方程为：实验仪器（1）74LS112引脚图图2 74LS112引脚图图2所示为集成电路芯片74LS112的引脚图。
芯片包含两个带有异步置位复位端的下降沿JK触发器。
（2）测试74LS112的逻辑功能图3 测试74LS112的逻辑功能实验电路按照图3连接电路。
JK触发器的Q和（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
第1步：置，则，。
置，CP输入单次脉冲，Q和不变。
改变 J或K ，再次使 CP输入单次脉冲，Q和仍不变。
第2步：置，则，。
重复第1步的过程。
第3步：置。
置, , CP输入单次脉冲，Q和不变。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，Q和均翻转。
CP再次输入单次脉冲，Q和均再翻转。
将实验数据记录在表2。
表2 74LS112的逻辑功能实验记录表实验结果及分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目前市场上出售的集成触发器产品通常为JK触
发器和D触发器两种类型。
16
5.7.1 集成JK触发器
常1.用74的L有S17142L的S外11引2、脚C图C4和02逻7等辑。符号 74LS112为下降沿触发的双JK触发器。SD、RD
分别为异步置1端和异步置0端，均为低电平有效。
集成JK触发器74LS112
(3)比较两个特性方程，求出转换逻辑 :
则 J S, K (S R) SR 又 SR 0 K SR 0 SR SR R 24
5.7.3 触发器逻辑功能的转换
1. JK→RS触发器 令 ：J = S，K = R (4) 画电路图
25
5.7.3 触发器逻辑功能的转换
Q* D Q* JQ KQ
30
5.7.4 应用举例------四人抢答器
设计要求：四人参加比赛，每人一个按 钮，其中最先按下按钮者，相应的指示灯 亮；其他人再按按钮不起作用。
电路的核心是74LS175四D触发器。其 内部包含了四个D触发器，各输入、输出以 字头相区别，管脚图见下页。
CLK
0 t
S
0 t
R
0 t
Q
0
t
11
5.6 触发器的逻辑功能及其描述方法
主从JK 触发器：
CLK
0 t
J
0 t
K
0 t
Q
0
t
12
5Q.6 触0时发，器只的允逻许辑J 功1的能及信其号描进述入方主法触发器,置1
Q 1时，只允许K 1的信号进入主触发器,置0
主从JK 触发器：
13
5.6 触发器的逻辑功能及其描述方法
逻辑函数式对照法
Y D0m0 D1m1 D2m2 D3m3
D0 D3 1
D1 0
D2 A
连线图如下
43
A B
0
A
1
1 0
44
45
46
Q* TQ T Q
1N
Q1
1D
1J
Q2 CLK > C1
Q3
CLK > C1
CLK > C1
1K
Q1* Q，
Q2* Q，
Q3* Q ，
1N
CLK > C1
1J
Q4 CLK > C1
1K
Q5
1J
Q6
CLK C1
1K
Q4* 1，
Q5* Q ， Q6* Q ，┓
数字电子技术基础
阎石主编（第五版） 信息科学与工程学院基础部
【 】 内容
时序逻辑电路的最基本部件－双稳态触发器 回顾
SR锁存器
电平触发的 触发器
脉冲触发的 触发器
基本RS 触发器
同步结构的 触发器
主从结构的 触发器
边沿触发器
1
5.5 边沿触发器
二、动作特点：
【 】 内容 回顾
输出端状态的转换发生在CLK的上升沿(下降沿)到 来时刻，而且触发器保存下来的状态仅仅决定于CLK 上升沿（下降沿）到达时的输入状态，而与此前后的 状态无关
5.6.2 触发器的电路结构和逻辑功能、触发方式 的关系
一、电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的
对应关系 如SR触发器可以是电平触发的同步结构，也可以
是脉冲触发的主从结构。
同步SR触发器
8
5.6 触发器的逻辑功能及其描述方法
主从结构的SR触发器
图5.4.1
同样的JK触发器有主从结构的和维持阻塞结构的
则 Y ( AB)C ( AB)(C C) ( AB)C ( AB)C ( AB)C ( AB)1 ( AB)C ( AB)C
逻辑函数式对照法 Y D0m0 D1m1 D2m2 D3m3
D0 D2 C D1 1
2n 1
高位对 高位
确定函数输 入变量与译 码器输入端 的对应关系
（2）用数据选择器 Y Dimi i0
画连线图
将待求函数 化成最小项 之和的形式
写出数据选 择器的输出 函数表达式
确定函数输入变量与
对
高位对 高位
数据选择器地址输入 端的对应关系
照
比
较
确定数选器数据输入
端的表达式（0、1、
双D触发器74LS74的功能表
触 发 方 式 低电平有效的
为 CP 上 升 异步置0端和
沿触发。
异步置1端
21
3. 时序图
置D
异步置1
置D
异步置0
74LS74的时序图
22
5.7.3 触发器逻辑功能的转换 Q
CLK
JK触发器：逻辑功能最完善 D触发器：单端输入，使用最方2便3
5.7.3 触发器逻辑功能的转换
提高触发器的抗干扰能力，提高电路的工作可靠性！
2
【 】 内容
5.6 触发器的逻辑功能及其描述方法回顾
5.6.1 触发器按逻辑功能的分类(时钟触发器）
逻辑功能
RS D JK T T’ 触 触 触触触 发 发 发发发 器 器 器器器
注： 描述触发器逻辑功能的方法有特 性表、特性方程和状态转换图。
3
【 】 (a) RS触发器
5
【例2】已知触发器初态为0，画出在CLK信号连 续作用下各触发器的输出波形 。
CLK
Q1* Q1 ，
Q1
Q2* Q2 ，
Q2
Q3* Q3 ，
Q3
Q4* 1，
Q4
Q5* Q5， Q5
Q6* Q6，┓ Q6
6
【例3】 边沿触发器组成的电路如图所示，已知其输入波
(a) 外引脚图 (b) 逻辑符号
17
2. 逻辑功能
74LS112的功能表
18
3. 时序图
异步
异步
置0 异步
置1
异步
置1 74LS112的时序图 置1
异步 置0
19
5.7.2 集成D触发器
1. 双D触发器74LS74外引脚图和逻辑符号
双D触发器74LS74
(a) 外引脚图
(b)逻辑符号
20
2. 逻辑功能
采用两个电平触发D触发器构成的触发器、维持阻塞结 构的触发器以及利用门传输延迟时间构成的触发器都 属于边沿触发方式
如维持阻塞D触发器属
于上升沿触发
CLK
0 t
D
0 t
Q
0 t
14
5.6 触发器的逻辑功能及其描述方法
边沿JK 触发器
J
1J
Q
CLK
C1
K
1K
Q
15
5.7 集成触发器及其应用
常用集成触发器
0
&2
&1
被封
清零
& 2 此时其它按钮再
若有一按钮被按下，
比如第一个钮。
CP
0 按下，由于没有
CP 不起作用。35
本章小结
1.触发器是具有记忆功能的的逻辑电路，每个触 发器能存储一位二进制数据。
2.按照逻辑电路结构的不同，可以把触发器分为 基本RS触发器、同步触发器、主从触发器和边沿触 发器。
按照触发方式不同，可以把触发器分为电平触发、 器、脉冲触发器、边沿触发器。
37
小结
基本要求： 1. 掌握5种 触发器的特性方程； 2. 理解触发器的3种描述方法。
作业： P254 思考题和习题 5-18题
38
用MSI组合逻辑器件设计
（1）用二进制译码器 Yi mi 所用器件：译码器和与非门
将待求函数 两次取反 由最小项的
化成最小项 之和的形式
去掉下反号
反函数组成 的与非式
1. JK→RS触发器
(1)写出已有、待求触发器的特性方程:
JK触发器: Q* JQ KQ
RS触发器:
Q* S RQ
SR 0
(2) 将待求触发器的特性方程变换为与已有触发器的
特性方程一致 :
Q* S RQ S(Q Q) RQ
SQ SQ RQ (S R)Q SQ
Q* S RQ
要求 掌握
SR 0
(b) JK触发器 Q* JQ K Q
(c) T触发器 Q* TQ T Q
(d) T’触发器 Q* Q (e) D触发器 Q* D
4
【例2】已知触发器初态为0，画出在QC*LKJ信Q号 连 K Q
续作用下各触发器的输出波形 。
原变量、反变量）
画连 线图
39
题 4.16
40
题 4.18
Y ABC AC BC ABC A(B B)C ( A A)BC ABC ABC ABC ABC ABC
选择任两个变量作为地址输入变量 (例,令A=A1,B=A0)
9
5.6 触发器的逻辑功能及其描述方法
二、电路结构和触发方式
触发器的触发方式是由电路结构决定的，即电路 结构形式与触发方式之间有固定的对应关系
如同步SR触发器属于电平触发， CLK 在CLK＝1触发器动作
0 t
S
0 t
R
0 t
Q
0
10
t
5.6 触发器的逻辑功能及其描述方法
采用主从结构的触发器，属于脉冲触发方式，是在 CLK的下降沿（↓）触发器的状态发生变化。如主从SR 触发器和主从JK触发器
2. JK→D触发器 令 ：J = D，K＝D′
26
5.7.3 触发器逻辑功能的转换
3. JK→T触发器 令 ：J = K＝T