触发器是构成时序逻辑电路的基本单元
电子电路基础知识(考题)
电子电路基础知识--测试第一篇电子电路基础知识一、判断题（正确的打√，错误的打×）1、射极输出器不具有电压放大作用。
（√）2、普通二极管反向击穿后立即损坏，因为击穿是不可逆的。
（√）3、在三种功率放大电路中，效率最高是的甲类功放。
（×）说明：效率最高是的乙类功放.4、逻辑电路中“1”比“0”大。
（×）说明：逻辑电路中“1”与“0”不存在大小之分。
5、石英晶体振荡器的主要优点是振荡频率稳定性高。
（√）6、直流放大器只能放大直流信号。
（√）7、在基本放大电路中，若静态工作点选择过高，容易出现饱和失真。
（√）8、振荡器的负载变动将影响振荡频率稳定性（×）9、直流放大器是放大直流信号的，它不能放大交流信号（√）10、差动放大器如果注意选择元件，使电路尽可能对称，可以减小零点漂移（√）11、放大器具有正反馈特性时，电路必然产生自激振荡（×）12、多级放大器的通频带比组成它的各级放大器的通频带窄，级数愈少，通频带愈窄（×）说明：级数愈少，通频带愈宽。
13、晶体三极管的发射区和集电区是由同一类型半导体构成的，所以e极和c极可以互换使用（×）14、在外电场作用下，半导体中同时出现电子电流和空穴电流。
（×）15、少数载流子是自由电子的半导体称为P型半导体。
（×）16、晶体二极管击穿后立即烧毁。
（×）17、用万用表测二极管正向电阻，插在万用表标“+”号插孔的测试棒（通常是红色棒）所连接的二极管的管脚是二极管正极，另一为负极。
（×）18、晶体三极管的发射区和集电区是由同一类半导体（P型或N型）构成的，所以极e和c极可以互换使用。
（×）19、PNP三极管处于截止状态时，发射结正偏（×）20、晶体三极管具有能量放大功能。
（×）21、当集电极电流值大于集电极最大允许时，晶体三极管一定损坏。
时序逻辑电路设计与分析(完整电子教案)
图8.20具有异步控制端的同步触发器
【训练与提高】
制作一个时钟电路中的分钟校时电路。
工作原理：时钟电路中的分钟校时电路有按键控制，按键按一次（阐述有效信号，打开门电路），门电路输出将改变N次状态，其中N此变化（变化快门）由输入的时钟信号决定。同时该电路中具有秒钟输入信号。其参考电路如下图8.21所示。试搭建调试电路，分析其工作过程。
时序逻辑电路设计与分析（完整电子教案）
8.
触发器(flip flop)是构成时序逻辑电路的基本单元，能记忆、存储一位二进制信息，触发器也称双稳态触发器，它有两种稳定输出工作状态，即分别输出1和输出0的状态。在无输入信号作用时，这种状态是稳定的；而当输入信号到来并满足一定逻辑关系时，输出端的状态将迅速变化，能从一种稳定状态转换到另一种稳定状态。
三、RS触发器在机械开关去抖上的应用
通常按键开关为机械弹性开关，当机械触点断开、闭合时，电压信号小型如图8.6。由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，如下图。抖动时间的长短由按键的机械特性决定，一般为5ms～10ms。这是一个很重要的时间参数，在很多场合都要用到。
【训练与提高】
搭建2组按键去抖动电路，并用示波器观察输出结果。
8.
【项目任务】
测试如下电路，改变A、B状态，观察LED1和LED2的变化，并建立真值表。
图8.8测试电路(multisim)
【信息单】
基本RS触发器属于无时钟触发器，触发器状态的变换由 、 端输入信号直接控制。在实际工作中，触发器的工作状态不仅由输入决定，而且还要求触发器按一定的节拍翻转，为此需要加入一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。带有时钟信号的触发器叫时钟触发器，又称同步触发器。
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
电工电子复习试题及答案
电工电子复习试题及答案一填空题1、已知图中U 1＝2V ，U 2＝-8V ，则U AB ＝-10V 。
2、电路及已知如图所示，电路中的电流I= 1 A ，电压U= 20 V 。
3、直流电路如图所示，R 1所消耗的功率为2W ，则R 2的阻值应为2 Ω。
4、我国工业交流电采用的标准频率是50 Hz 。
5、在直流电路中，电感可以看作短路，电容可以看作断路。
6、某三相对称电源作Y 形联接后对外供电，若电源线电压为380伏，则相电压为220 伏。
7、已知电流A )20314sin(230 A,)30314sin(22021?-=?+=ti t i 。
则电流i1的相位超前电流i2的相位。
8、表征正弦交流电振荡幅度的量是它的最大值；表征正弦交流电随时间变化快慢程度的量是角频率；表征正弦交流电起始位置时的量称为它的初相。
9、在RLC 串联电路中，已知电流为5A ，电阻为30Ω，感抗为40Ω，容抗为80Ω，那么电路的阻抗为50Ω，该电路为容性电路。
电路中吸收的有功功率为750W ，吸收的无功功率为1000VAR 。
10、已知负载的电压与电流相量为200=U∠120°V ，20=I ∠30°A 。
则负载的复阻抗等于10 Ω，是电感性质的复阻抗。
11、三相异步电动机主要由定子和转子两大部分组成。
电机的铁心是由相互绝缘的硅钢片叠压制成。
电动机的定子绕组可以联接成三角形或星型两种方式。
12、异步电动机的旋转磁场方向与通入定子绕组中三相电流的相序有关。
异步电动机的转动方向与旋转磁场的方向相同。
旋转磁场的转速决定于旋转磁场的磁极对数和电源频率。
13、NPN 型三极管工作在放大区时，电位最高是集电极，电位最低的是发射极。
14、二极管最重要的特性是单向导电性。
15、时序逻辑电路主要包含计数器和寄存器两大类型，其原理电路由触发器和门电路构成。
16、放大电路应遵循的基本原则是：发射结正偏；集电结反偏。
一个NPN 三极管发射结和集电结都处于正偏，则此三极管处于饱和状态；其发射结和集电结都处于反偏时，此三极管处于截止状态17、如图所示的逻辑符号是或门电路。
数电复习资料
一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。
（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。
（）3．对于二进制正数，原码、反码和补码都相同。
（）4．在数字电路中，半导体器件都工作在开关状态。
（）5．单稳态触发器可作时钟脉冲信号源使用。
（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。
（）7．异或门两个输入相同时，输出高电平。
（）8．对于或非门的闲置输入端可直接接地或低电平。
（）9．同步触发器具有空翻现象。
（）10．T 触发器只有翻转功能。
（）11．触发器具有记忆功能。
（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。
（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。
（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。
（）15．集电极开路门的输出端可并联实现线与逻辑。
（）16．多谐振荡器只有两个暂稳态。
（）17．十进制数45的8421BCD码是101101。
（）18．同或门两个输入相同时，输出高电平。
（）19．对于与非门的闲置输入端可直接接电源或高电平。
（）20．对于二进制数负数，补码和反码相同。
（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。
（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。
（）23．如图所示电路的输出F=A+B。
（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。
（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。
（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。
触发器、时序逻辑电路
第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。
2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。
触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。
3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。
4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。
5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。
6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。
7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。
字数指字线的数目，位数指数据线的总的数目。
8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。
9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。
10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。
输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。
11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。
12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。
实验四 基本RS触发器和D触发器
实验四基本RS触发器和D触发器一、实验目的1.熟悉并验证触发器的逻辑功能；2.掌握RS和D触发器的使用方法和逻辑功能的测试方法。
二、实验预习要求1．预习触发器的相关内容；2．熟悉触发器功能测试表格。
三、实验原理触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
1．基本RS触发器图实验4.1为由两个与非门交叉耦合构成的基本RS触发器。
基本RS触发器具有置“0”、置“1”和“保持”三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R端为置“0”端，因为R=0时触发器被置“0”；当S =R =1时，触发器状态保持。
基本RS触发器也可图实验4.1 基本RS触发器以用两个“或非门”组成，此时为高电平有效置位触发器。
2. D触发器D触发器的状态方程为：Q n+1=D。
其状态的更新发生在CP脉冲的边沿，74LS74（CC4013）、74LS175（CC4042）等均为上升沿触发，故又称之为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。
D触发器应用很广，可用做数字信号的寄存、移位寄存、分频和波形发生器等。
四、实验仪器设备1、TPE-AD数字实验箱1台2、双D触发器74LS74 2片3、四两输入集成与非门74LS00 1片4、双通道示波器 1台五、实验内容及方法1．测试基本RS 触发器的逻辑功能按图实验4.1连接电路，用两个与非门组成基本RS 触发器，输入端S 、R 接逻辑开关的输出口，输出端Q 、Q 接逻辑电平显示灯输入接口，按表实验4.1的要求测试并记录。
表实验4.1 RS 触发器的逻辑功能2．测试D（1）测试D R 、D S 的复位、置位功能。
在D R =0，D S =1作用期间，改变D 与CP 的状态，观察 Q 、Q 状态。
在D R =1，D S =0作用期间，改变D 与CP 的状态，观察Q 、Q 状态。
电子技术试题部分
电子技术试题部分（100分）一填空题（每空1分，共20分）1.PN结具有特性。
2.三极管具有放大作用的外部条件是，。
3.集成运放的输入级一般采用放大电路。
4.二进制数1100转换成十进制是。
5.JK触发器具有，，，四种功能。
6.利用半导体材料的某种敏感特性，如特性和特性，可以制成热敏电阻和光敏电阻。
7.画放大器直流通路时，视为开路，画交流通路时，耦合电容，旁路电容，直流电压视为。
8.功率管工作在甲乙类状态的目的是。
9.理想运放的输出电阻是，输入电阻是。
10.描述逻辑函数逻辑功能的方法一般有，，，。
二选择题（每小题4分，共40分）1.测得某PNP型三极管各极电位为：UB=-3V,UE=-4V,UC=-6V,则该管工作于（）A.放大状态B.饱和状态C.截止状态2.在NPN管组成的单管共射极放大电路中，输入信号为正弦波，输出电压出现顶部被削平的失真，这种失真是（）A.饱和失真B.截止失真C.频率失真3.抑制温漂（零漂）最常用的方法是（）电路。
A.差分B.正弦C.数字4.二极管加正向电压是，其正向电流（）。
A.较小B.较大C.微小5.逻辑功能是‘全1出0，有0出1’的逻辑门是（）A.与非门B.或非门C.非门6.8421BCD编码器的输入量有（）个，输出量有（）个。
A.4B.10C.87.同步RS触发器在CP=0期间，R=S=1时，触发器状态（）。
A.置0B.置1C.保持8.三极管是一种（）半导体器件。
A.电压控制B.电流控制C.功率控制9.JK触发器在J,K端同时输入高电平，则处于（）A.保持B.置0C.翻转10.下列集成电路不属于显示译码器的是（）A.74LS744511C.74LS147三判断题(每题1分，共10分)1.二极管加正向电压时一定导通。
（）2.在半波整流电路中，接入滤波电容时的输出电压平均值UL=U2。
（）3.只要在放大电路中引入反馈就一定能使其性能得到改善。
（）4.将JK触发器的J,K端连在一起作为输入，就构成了D触发器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。
1．JK触发器
（1）JK触发器符号及功能
JK触发器有两个稳定状态：一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。
JK触发器具有“置0”、“置1”、保持和翻转功能，符号如图l所示。
反映JK触发器的Q n和Q n、J、K之间的逻辑关系的状态表见表1。
状态表中，Qn表示时钟脉冲来到之前触发器的输出状态，称为现态，Q n+1表示时钟脉冲来到之后的状态，称为次态。
图l JK触发器符号表1
JK触发器的状态表
JK触发器的特性方程为
JK触发器的种类很多，有双JK触发器74LS107，双JK触发器74LS114，741S112，74HC73，74HCT73等，有下降沿触发的，也有上升沿触发的。
图l所示的JK触发器是下降沿触发的。
（2）双JK触发器74LS76
74LS76是有预置和清零功能的双JK触发器，引脚如图2所示，有16个引脚。
功能表见表2，74LS76是下降沿触发的。
图2 74LS76引脚图表
2 74LS76的功能表
①当R D＝0，S D＝1时
不论CP，J，K如何变化，触发器的输出为零，即触发器为“0”态。
由于清零与CP脉冲无关，所以称为异步清零。
②当R D＝1，S D＝0时
不论CP，J，K如何变化，触发器可实现异步置数，即触发器处于“1”态。
③当R D＝1，S D＝1时
只有在CP脉冲下降沿到来时，根据J，Κ端的取值决定触发器的状态，如无CP脉冲下降沿到来，无论有无输人数据信号，触发器保持原状态不变。
2．D触发器
（1）D触发器符号及功能
D触发器具有置“0”和置“1”功能，其逻辑符号如图3所示，其逻辑功能为：在CP上升沿到来时，若D＝I，则触发器置1；若D＝0，则触发器置0，D触发器的特性方程为
D触发器的状态表见表3
图3 D触发器的逻辑符图3 D触发器的逻辑符
图3所示的D触发器是上升沿触发的，也有下降沿触发的D触发器。
D触发器的种类很多，有六上升沿D触发器74LS174、八D触发器74LS273、六D触发器74LS378等，下面介绍八D触发器
74LS273及其应用电路。
（2）八D触发器74LS273
74LS273是具有复位功能、上升沿触发的8位数据锁存器，18个引脚。
其功能表见表4，由表可知，当RD＝0时，不论CP，D如何变化，触发器可实现异步清零，即触发器为“0”态。
当RD＝1时，只有在CP脉冲上升沿到来时，根据D端的取值决定触发器的状态，如无CP脉冲上升沿到来，无论有无输人数据信号，触发器保持原状态不变。
74LS273的引脚图和所组成的8路数显抢答器如图4所示。
该抢答器能实现优先抢答、音响提示、数字显示等功能。
电路中S1～S8为自复式常开按钮，分别作为8 路抢答按钮，S0供主持人用于抢答信号的开关。
VD9，R11和C1组成上电复位清除电路，VD1～VD8组成或门电路，为单向可控硅VS提供触发电流。
R1～R8是保证S1～S8中按钮未按下时，74LS273对应的数据输人端为低电平。
CH233为数显译码驱动电路，当其所有的输人端Y1～Y8为低电平时，数码管处于全熄灭状态，LED为共阴极数码管。
当其Y1～Y8端加高电平时，共阴极数码管将显示对应的数字。
如Y2为高电平，而Y1 ，Y2，Y3，Y4，Y5，Y6，Y7,Y8为低电平时，数码管显示数字2。
IC3为音乐集成块。
表4 74LS273的功能表
该电路的工作原理是：当主持人发出抢答命令后，如第四小组抢先按下S4，74LS273的8脚（D4）为高电平，同时VDI～VD8组成的或门电路输出高电平，触发单向可控硅vs导通，74LS273的H脚（时钟触发端CP）的电位由低变高，上升沿触发74LS273，使74LS273数据输人端的数据送到数据输出端上，由于可控硅VS一旦导通，74LS273的11脚一直维持高电平，74LS273的数字被锁存，即74LS273的9脚和CH233的4脚也一直维持高电平，经CH233译码后，LED便显示4。
另外，在可控硅导通时，经C2耦合，有一触发信号加到IC3的触发端，使喇叭BL产生音响提示。
当其他小组再按下其他键时，均不能使74LS273的输出数据发生变化，因此，数码管显示不会改变，也不会显示音响提示。
当打开开关S0，电路会因为电源中断而白动复位，显示熄灭，为下一次抢答做好了准各。
图4 74LS273的引脚和应用电路欢迎转载，信息来源维库电子市场网（）。