高速PCB信号完整性分析及应用
高速PCB信号完整性分析及应用
发表时间：2019-05-06T10:20:13.910Z 来源：《电力设备》2018年第31期作者：张波[导读] 摘要：目前，集成电路的工作频率在逐渐的提升，在高速传输中，数字符信号出现了信号完整性的现象。
（南京欣威视通股份有限公司 211000）摘要：目前，集成电路的工作频率在逐渐的提升，在高速传输中，数字符信号出现了信号完整性的现象。
通过引入高速PCB信号完整性的概念，分析了影响高速PCB信号完整性的原因，最后，讨论了在高速PCB设计中，信号完整性分析的应用，以期为同行业者提供有利的参考。
关键词：高速PCB信号；完整性；应用
前言：随着现代电子技术的飞速发展，对数字系统的信号边沿速率和时钟速率的要求越来越严格。
PCB系统的结构需要具备较高的性能，而不仅仅是一个具备支撑意义的电子元器件。
现阶段，对于电子系统设计，通常情况下，其信号频率高于100MHZ，PCB板线路上会出现传输线效应。
对高速信号的完整性进行完善处理是一个设计的关键所在。
在问题发生后，才对问题进行解决并分析原因，这是传统高速解决方案，该方案要求设计人员具有较高的经验和诊断技术，开发产品具有较长的周期性，可控制性能也是比较低。
对于该方案，密度较高以及速度较快的电路设计比较不适合。
高速PCB设计能够对产品性能进行有效提升，并对研发周期可以大幅度缩短，有效节约成本。
但是，在具体的PCB系统设计中，设计者仍然要面对的一个重要问题就是信号完整性的问题。
1有关高速PCB信号完整性的概念
在信号线中，信号处于正确的状态如：电压、定时，并响应电压电平的设计数值要求的能力，即信号完整性。
如果电路中的信号可以达到芯片的接收管脚，并且具有所需的定时、电压幅度以及持续时间，则对于信号传输设计，该电路达到了其效果，信号完整性非常好，反之，当信号完整性出现问题时，会造成各种各样的问题，例如误触发问题、超调问题等，使得时钟出现间歇振荡，或者数据出现误差。
与高频信号不同，高速信号不仅指高频率工作的信号，而且具有陡峭的边沿(上升沿/下降沿)和快速的变化率。
一般来说，当系统的工作频率≥50MHZ时，信号边沿上升时间小于信号传输延迟的4倍，因此可以将其称为高速数字系统。
倘若信号边沿具有很快的变化速度，那么即使工作频率非常之低，也可以将其称为高速数字系统。
现阶段，超过100MHZ工作频率的电子系统到处皆是，这种系统PCB的线迹互连特性以及板层特性错综复杂，对于信号的意义和属性，没有办法进行直观分析，所以，在PCB的传输以及处理中，如何对信号完整性进行保障，是设计最关注的问题。
高速电路设计强调包括数字产品的连接、封装，电路板等在内的无源电路元件的特性，这些特性对PCB的电气特性会造成直接的影响。
因此，有必要研究和探讨对于信号完整性分析的结果，如何将其纳入到高速PCB的设计和开发中。
2对信号完整性造成影响的主要因素
2.1定时的影响因素
延时会导致定时出现问题，过度的延迟会对时序造成混乱现象。
而延时的主要是由于走线过长和驱动负荷引起的。
在进行预算有限时间过程中，所有门延迟都应该负荷，包括设置和保持时间，以及线路延迟。
传输线上的等效电容和电感高速时，将切断数字信号引起延迟，这对信号的建立和保持时间造成影响，从而造成接收端对数据不能进行正确辨别。
2.3振铃的影响因素
信号会频繁发生过冲及下冲现象，并且这些信号在逻辑电平的门限位置上下摆动，并振荡到欠阻尼状态，这是振铃的主要表现。
造成信号振铃的关键原因在于寄生电感和电容在传输线上跃迁引起的接收端和源端之间的阻抗失配。
振铃可以利用合理的端接来抑制。
2.4串扰的影响因素
串扰问题一般发生在高边沿速率的高密度电路板中，当交变信号电流通过信号线时，交变磁场会很容易产生，感应电压会因为交变磁场中的相邻信号线而产生，而高频谐振会因为边沿速率的亚纳秒级而引起，并且可以很轻易的将相邻的互连线进行耦合，从而造成串扰问题，所以通常情况下，在具有大量高速互联的电路板中，会发生串扰问题。
2.5地反弹的影响因素
当容量比较大的数据总线的开关速度，在高速电路板中，非常快时，巨大的瞬态电流将在电源层中产生，当该电流通过接地电路改变时，由于环路的电感而产生电压，电流变化率会随着上升沿变短而变大，有关地反弹的电压就越大。
3分析高速PCB信号完整性分析的应用 3.1时钟
对数字系统而言，时钟具有不容小觑的作用，数字系统能否正常工作与时钟信号完整性问题有着密切的联系。
起初，时钟信号主要利用的方式是直接连接，但是，仿真效果差强人意。
其主要的原因是因为驱动负荷受阻，并且不匹配，从而导致出现振铃和发射造成的。
针对这一问题，利用串联电阻法来进行解决，并通过不断的测试，理想的波形是通过使用50欧姆电阻获得的。
3.2相关的设计流程
在信号完整性分析的基础上，与传统的设计方法相比，PCB设计方法的特点主要有以下几点：第一，在设计PCB之前，进行建模分析信号完整性；第二，通过并依据分析的结果，来对合适的元器件以及线路的拓扑图进行合理科学选择；第三，在PCB设计定稿之前，进行SI分析整体的设计计划，修整设计方案时，应将分析结果作为主要依据；第四，在PCB设计过程中，在对信号完整性进行保证的前提下，还要注意保留一定的冗余，以便灵活的运用布线方式；第五，在印制PCB之后，要对PCB进行SI验证。
这样有利于将产品研发周期进行缩短，节约开发成本。
3.3在设计PCB时，应与HyperLynx仿真软件相结合
对信号完整性问题进行有效解决的专用工具软件就是HyperLynx，同时对信号的电磁兼容问题，HyperLynx也能够有效解决。
HyperLynx 包含两种仿真工具，一种是BoardSim（布线后仿真工具），另外一种是LineSim（布线前仿真工具）。
HyperLynx的特点主要表现在：第一，是以IBIS模型为主要标准和基础的仿真工具；第二，对大多数PCB产品接口可以兼容，如远征PCB、电源PCB等；第三，对于串扰问题，可以利用LineSim进行有效解决；第四，对于信号完整性问题，可以在设计PCB的定型前，便于发现和解决。
3.4在设计PCB时，应与EDA软件相结合
在PCB设计中，对信号完整性分析与EDA进行结合的关键流程主要有：在PCB上的传输线位置、分立位置、无源器件上，对IBIS模型进行建立，利用常用的信号完整性分析软件分析建模获得的数据，并对信号的SI分析模型进行建立，计算信号完整性。
利用数据库软件整理并分析仿真结果，找出最佳解决方案，对于PCB电路和布局设计工作，利用EDA设计软件来完成。
在设计完结之后，对提取实际设计的参数，并将实际设计参数送回SI分析软件，并进行具体验证。
3.5在设计PCB时，应与输入/输出缓冲器信息规范（IBIS）模型相结合
在仿真中，IBIS模型可以对输入输出模块的电气特征进行提供，不仅可以对开发周期进行缩短，而且对厂商的知识产权可以进行保护。
Intel公司创建了IBIS模型，该模型对供应商、开发用户，以及仿真软件供应商之间的输入和输出缓冲信息规范进行了定义，现如今IBIS 模型已被公认为国际标准EIA/ANSI65 6，在该规范的仿真模型基础上，因为产权信息不需要发布，因此对生产商的知识产权可以进行有效保护。
与结构仿真的模拟速度相比，IBIS模型的仿真速度比要快25倍，这样不仅缩短了系统的设计周期，设计效率也得到了极大地提高。
结束语：
综上所述，由于高速PCB设计的不断深入，因此，在目前研究高速PCB信号完整性的分析及应用已经成为社会最关注的焦点问题之一，由此可见，伴随着集成电路的不断发展，以及计算机仿真软件的逐渐完善，对于上述问题的研究将会不断加深，在信号完整性分析的基础上，仿真设计将会更加便捷。
参考文献：
[1]韩刚，耿征．基于FPGA的高速高密度PCB设计中的信号完整性分析［J］．计算机应用，2010，30(10):2853－2856，2860．
[2]秦洪密,李军,朱顺临.高速PCB设计中的时序分析及仿真策略[J].电子技术应用学报,2010,32(03):96-98.
[3]孔令媛.浅析高数字电路中的信号完整性[J].黑龙江科技信息,2009(34):87-84.。
基于通信电路的高速PCB的信号完整性分析
பைடு நூலகம்
工业技术
基于通 信 电路 的 高速 ＰＣＢ的信号 完 整性分 析
方 红 玲 （ 广州 凯媒通讯 技术 有限公 司 广 东广州 ５ ６ ） １ ６５ ０ 摘 要： 随着人们 生活水平 的提 高 ， 个性化的 突 出以及 多元文化 的 出现 。 们对 电子 产品的需要 也 日益朝 着 多元化 ， 人 个性化 方面发展 。 而 电路 印刷 板也从早期 的单 面板 发展 到双层 ， 层 以及现在 的 多层 。 着板上 器件 的工作 电压 降低， ４ 随 工作 频率的增 高 ， 高速Ａ Ｄ采样 ， 电磁 蓉 客设计 ， 产品可靠性等等 。 这些都对Ｐ Ｂ的设 计提 出 了更 高的要 求。 Ｃ 高频 高密度的 电路设 计必然 带来 了信 号完 整信 问题 ， 本文将 以通 信电 路 高屡 高速 Ｐ Ｂ设 计 为 本 倒 来 浅 谈 信 号 完 整 性 问题 。 Ｃ 关键 词 ； 信号完整性 回流 反射 串扰 中图 分类 号 ｝ Ｎ １ Ｔ ９ ４ 文 献 标 识 码 ： Ａ 文章 编 号 ： ２ ３ ９ （ ０ ０ ０ （） ０ ２ －０ １ ７ － ７ １２ １ ） ７ｃ一 １ ０ ２ ６
高速Ｐ Ｂ Ｃ 的信号完整性（ｇ ａ ｉｔ ｒ ｙ 径 之外 的任 何路 径 ； 电源层 和地 层 在 电路 ｓ ｎ ｌ ｎｅ ｉ ） ｉ ｇｔ 让 主 要 包 括 了 电 磁 干 扰 （ ＭＩ ， 输 线 和 反 板 中 成对 出现 。 Ｅ ）传 射 ， 号 的 串 扰等 ， 下 主要 针 对 对 这 几 个 信 以 方面进行阐述 。 ２ 传输 线和 反射 传输 线 上 的 阻抗 不 连 续会 导 致 信 号 反 １ 电磁 干扰 （ＭＩ Ｆ ） 射 ， 们 以 图二 所 示 的 理 想 传 输 线 模 型 来 我 对 于 高 频 信 号 Ｅ 是 与 回路 面 积 紧 密 分 析 与 信 号 反 射 有 关 的 重要 参 数 。 想 传 ＭＩ 理 相关 的。 所以 回路 面 积是 导致 Ｅ Ｉ 一个原 输 线 Ｌ被 内阻 为 Ｒｓ 数 字信 号 驱 动 源 Ｖｓ Ｍ 的 的 驱 传 负载 阻 抗为 Ｒ 。 因。 果要 想 把 Ｅ 减 少 到 最 小 ， 必 需把 动 ， 输线 的特 征 阻抗 为ｚ ， 如 ＭＩ 就 回路 面 积 减 少 到最 小 。 此 对 于 高 速 高 频 理 想 的情 况 是 当Ｒ ： Ｒ 时 ， 因 ｚ ： 传输 线 的 阻 不 能 电路 ， 线 方 式 最 好 采 用 带 状 线 和 微 带 状 抗 是连 续 的 ， 会 发 生任 何 反 射 ， 量一 半 布 线。 消 耗 在 源 内 阻Ｒ ， 上 另一 半 消 耗 在 负 载 电 如 影 响 回路 面 积的 因素 有 以下几 点 ：１参 阻 Ｒ 上 。 果 负 载 阻抗 大 干 传输 线 的 特 征 （） 那 考 层 中有 缝 隙 （ 图 １ 。 果 在 它上 面 有 高 阻 抗 ， 么负 载 端 多 余 的 能 量 就 会 反 射 回 如 ）如 速信 号 的走线 穿过 ， 回流 信 号就 不能 从 走线 源端 ， 由于 负载 端 没 有 吸 收 全部 能 量 ， 称 故 下 面直 接 通 过 。 回流 信 号 遇 到 不 连 续 处 这 种情 况 为 欠 阻尼 。 果 负 载 阻 抗 小 于传 当 如 肘， 它一 定 会绕过 这 个缝 隙然 后 再次 回到 走 输 线 的 特 征 阻 抗 ， 负载 师 图 消耗 比 当 前源 故 线下面 ， 因此 就 形成 了一 个 回路 ， 就 造 成 端 提 供 的能 量 更 多 的 能 量 ， 通 过 反 射 来 这 了一 个原 来并 不存 在 的Ｅ 问题 。 ） ＭＩ （ 回流路 通 知 源 端 输 送 更 多 的 能量 ， 种 情 况 称 为 ２ 这 径。 因此 ， 制Ｅ 最重 要 的 的 原 则 就 是控 过 阻尼 。 阻 尼 和 过 阻 尼 都 会 引 起 反 向传 控 ＭＩ 欠 制 回路 面 积 。 至 在 带 状 线 的环 境 下 ， 甚 一个 播 的 波 形 。 很大 的 回路 面 积也 会导 致Ｅ 问题 ， 管是 ＭＩ 不 负 载 端 阻 抗 与 传 输 线 阻 抗 不 匹配 会 在 对￣ （ ＭＩ 射） ＩＥ 辐 ＇ 还是 对 内（ 串扰） 回路 面积只 负载 端（ 。 Ｂ点） 反射 一部 份 信号 回源 端（ Ａ点） ， 决 是 导 致ＥＭＩ 问题的 两 个主 要原 因只一 。 另一 反射 电 压信 号 的幅 值 由负载 反 射系 数 ｐ， Ｚｏ 个原 因通 常被 称为 共模 问题 。 模 电流 是 电 共 见 二 称 路 中除 了按 照我 们 所 希 望 的 路径 流 动 的 电 定 ， 下式 ： 。 ■ 式 中 ｐ。 为 负载 流 之外 的 其它 任何 电流 。 尽管 共 模信 号 的幅 电压 反射 系数 ， 实际 上是 反射 电 压与 入射 它 值 只是 原信 号幅值 的一 小部 分 ， 是 如果 多 电 压 之 比 。 见 ， １ Ｐ ≤ ｌ 且 当 Ｒ ０ 但 可 一 ≤ ， ：Ｚ 处 向外 进行 辐射 ， 还是 会 引起 很严 重 的Ｅ 时 ，ｐ ＭＩ －０， 时就 不 会 发 生 反射 。 只 要根 这 即 问题 。 以下 有一 些基 本 原则 可以 用 来控 制共 据 传 输 线 的 特 征 阻 抗 进 行 终 端 匹 配 ， 能 就 模 问题 ： 一 根 走线 保 持 一 个 一致 的 、 每 连续 消 除 反射 。 原 理 上说 ， 从 反射 波 的 幅度 可 以 的参 考 层 ； 共模 问题 对 包含 在两 个 层之 间 的 大到 入 射 电压 的幅 度 ， 极性 可正 可 负 。 当Ｒ 带 状线 来 说要 小得 多 。 果 可 能 ， 所 有的 ≤Ｚ０ ，ｐ 如 把 时 ＜０， 于 过阻 尼状 态 ， 处 反射 波 极 关键 走线 都布 置成 带 状线 ； 减少 任 何的 短截 性为 负 ； ， ＞０ 处 于 欠阻 尼状 当Ｒ ＞ｚ 时 ｐ ， 线， 或者 减小 与 任何 高速 信 号走 线有 关 的的 态 ， 反射 波 极 性 为正 。 外 部 走线 的长 度 。 力消 除正 常 信号 流 动路 努 当 从 负 载 端 反 射 回 的 电 压 到 达 源 端
Hyperlynx
HyperLynx ：工程化的高速PCB 信号完整性与电磁兼容性分析环境概述电子工程师们越来越深刻地体会到：即使电路板（PCB ）上的信号在低至几十兆的频率范围内工作，也会受到开关速度在纳秒（ns ）级的高速芯片的影响而产生大量的信号完整性（SI ）与电磁兼容性（EMC ）问题。
一个优秀的电路设计，往往因为PCB 布局布线时某些高速信号处理不当而造成严重的过冲/下冲、延时、串扰及辐射等问题，最终导致产品设计的失败。
Mentor Graphics 公司的HyperLynx 软件是 业界应用最为普遍的高速PCB 仿真工具。
它包含前仿真环境（LineSim ），后仿真环境（BoardSim ） 及多板分析功能，可以帮助设计者对电路板上频率低至几十兆赫兹，高达千兆赫兹（GHz）以上的网络进行信号完整性与电磁兼容性仿真分析，消除设 计隐患，提高设计一版成功率。
操作简洁、功能齐全的信号完整性与电磁兼容性分析环境对于大多数工程师而言，信号完整性与电磁兼容性分析仅仅是产品设计流程中的一个环节，在此环节采用的工具必须与整个流程中的其他工具相兼容，且要保证工程师能快速掌握工具，并将其应用于实际的设计工作。
否则，性能再好的软件也很难在工程实践中得到广泛应用。
HyperLynx 兼容Mentor/Cadence/Zuken/Protel 等所有格式的PCB 设计文件。
为高速PCB 仿真提供了简便易学的操作流程，就像实验室里的数字示波器与频谱分析仪；原理图工程师、PCB 工程师，或信号完整性工程师经过短期的培训，即可使用HyperLynx 解决各自工作中的问题，从设计初期的网络拓扑结构规划、阻抗设计、高速规则定义与优化，直到最产品特点◆工程化的高速PCB 信号完整性与电磁兼容性仿真工具，操作简便，易于掌握◆ 支持所有PCB 环境下的设计文件 ◆ 支持PCB 前仿真/后仿真分析 ◆支持PCB 叠层结构、物理参数的提取与设定◆ 支持各种传输线的阻抗规划与计算 ◆支持反射、串扰、损耗、过孔效应及电磁兼容性分析◆通过匹配向导为高速网络提供串行、并行及差分匹配等方案◆支持多板分析，可对板间传输的信号进行反射、串扰及损耗分析◆提供DDR/DDRII/USB/SA TA/ PCIX 等多种Design Kit终的板级验证等工作均可在HyperLynx中完成，可以有效地避免过度设计与设计反复。
信号完整性测试
信号完整性测试硬件电路测试中非常重要的一项是信号完整性测试，特别是对于高速信号，信号完整性测试尤为关键。
完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。
不管是哪一种测试手段，都存在这样那样的局限性，它们都只是针对某些特定的场景或者应用而使用。
只有选择合适测试方法，才可以更好地评估产品特性。
本文将讲解常用的一些测试方法和使用的仪器。
一、波形测试使用示波器进行波形测试，这是信号完整性测试中最常用的评估方法。
主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
波形测试也要遵循一些要求，比如选择合适的示波器、测试探头以及制作好测试附件，才能够得到准确的信号。
下图是DDR在不同端接电阻下的波形。
常见的示波器厂商有是德科技、泰克、力科、罗德与施瓦茨、鼎阳等等。
二、时序测试现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。
一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。
测试时序基本都是采用的示波器测试，通常需要至少两通道的示波器和两个示波器探头（或者同轴线缆）。
下图是测量的就是保持时间：三、眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如USB、Ethernet、PCIE、HDMI和光接口等。
测试眼图的设备主要是实时示波器或者采样示波器。
一般在示波器中配合以眼图模板就可以判断设计是否满足具体总线的要求。
下图是示波器测试的一个眼图：四、抖动测试抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。
通过软件处理，分离出各个分量，比如总体抖动（TJ）、随机抖动（RJ）和固有抖动（DJ）以及固有抖动中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
基于高速PCB的信号完整性理论分析
重庆工商大学学报（自然科 学版 ）
第３ ０卷
２ 反 射 原 理 分 析 与 解 决 办 法
２ ． １ 反射 的形成 与计 算
在研究单条印制线时， 主要研究反射对信号完整性 的影响。当驱动器将信号发送到传输线上时 ， 信号
幅度取 决 于驱动 器 的 电压 、 驱 动器 的源 电阻 和传输 线 的 阻抗 。在 驱 动器 看 到 的初 始 电压 由源 电 阻和 传输 线
摘 要 ： 介 绍 了高速 Ｐ Ｃ Ｂ设 计 中的信 号 完整 性概 念 以及 影 响信 号 完 整性 的 因素 和 不 完整 性 形成 原 因； 从 传 输线 理论 的层 面上 重 点分析 了高速 电路设 计 中反射 和 串扰 的形成 机制 并提 出 了解 决 办法 ； 基于Ｉ Ｂ Ｉ Ｓ模 型 实现 了对 Ａ Ｒ Ｍ ９￥ ３ Ｃ ２ ４ １ ０ Ｘ ０ １芯片 的 时钟 输 出引脚 的仿 真 ， 给 出了 Ｉ Ｂ Ｉ Ｓ模 型仿 真步骤 。
关键词 ：信 号完 整性 ； 反射 ； 串扰 ； Ｉ Ｂ Ｉ Ｓ仿 真 中图分 类 号 ： Ｔ Ｎ ２ ４ ５ 文献标 志码 ： Ａ
如今的高速数字系统 中， 需将 Ｐ Ｃ Ｂ （ Ｐ ｒ ｉ ｎ ｔ ｅ ｄ Ｃ ｉ ｒ ｃ ｕ ｉ ｔ Ｂ ｏ ａ ｒ ｄ ， 印制 电路板 ） 或Ｍ Ｃ Ｍ（ Ｍ ｕ ｈ ｉ ｃ ｈ ｉ ｐ Ｍ ｏ ｄ ｕ ｌ ｅ ， 多芯 片模块 ） 的走线当作传输线处理 。低速设计 中， 可以把互连通路建模为集 总电容或简单的延迟线 ， 在高速设 计中则不行。这是因为在高速设计 中， 与传输线相关的时序是总时序容限的重要部分 ， 由此而带来传输线 理论中涉及 的一系列信号完整性 问题 ， 如误触发 、 阻尼振荡 、 过 冲、 串扰 、 反射等 。在此将探讨其形成的原 因、 计算方法 ， 介绍了采用 Ｉ Ｂ Ｉ Ｓ 模型解决这些问题 的方法和对策。
基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真
基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真覃婕;阎波;林水生【摘要】信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题.在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Cadence_Allegro软件的Specctraquest和Sigxp组件工具对设计的高速14位ADC/DAC应用系统实例进行了SI仿真与分析,验证了常见SI问题解决方法的正确性.%Signal Integrity (SI) problem has became one of the greatest challenge in high-speed PCB design area, the traditional design method is hard to realize high once-through design success, SI simulation aided design method based on EDA software is demanded to solve this problem. The basic theory and solutions of some normal SI problems such as reflection,crosstalk and timing are researched. SI analysis and simulation of a high-speed 14bits ADC/DAC application system based on Specctraquest and Sigxp in Cadence_Allegrospb 16. 0 are designed, the validity of the solutions to the SI problems is verified.【期刊名称】《现代电子技术》【年(卷),期】2011(034)010【总页数】4页(P169-171,178)【关键词】高速PCB设计;信号完整性;反射;串扰;时序;SI分析及仿真【作者】覃婕;阎波;林水生【作者单位】电子科技大学通信与信息工程学院,四川成都,611731;电子科技大学通信与信息工程学院,四川成都,611731;电子科技大学通信与信息工程学院,四川成都,611731【正文语种】中文【中图分类】TN919-340 引言随着半导体工艺的迅猛发展以及人们对信息高速化、宽带化的需求，高速PCB 设计已经成为电子产品研制的一个重要环节，信号完整性( Signal Integrity，SI)问题(包括反射、串扰、定时等)也逐渐发展成为高速PCB设计中难以避免的难题，若不能较好地解决信号完整性设计问题，将有可能造成高速PCB设计的致命错误，浪费财力物力，延长开发周期，降低生产效率。
高速数字电路的信号完整性与电磁兼容性设计
引言从IC芯片的发展及封装形式来看，芯片体积越来越小、引脚数越来越多；同时，由于近年来IC工艺的发展，使得其速度也越来越高。
这就带来了一个问题，即电子设计的体积减小导致电路的布局布线密度变大，而同时信号的频率还在提高，从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。
随着电子系统中逻辑复杂度和时钟频率的迅速提高，信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。
对于低频设计，线迹互连和板层的影响可以不考虑，但当频率超过50 MHz时，互连关系必须考虑，而在*定系统性能时还必须考虑印刷电路板板材的电参数。
因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(Signal Integrity，SI)问题。
当硬件工作频率增高后，每一根布线网络上的传输线都可能成为发射天线，对其他电子设备产生电磁辐射或与其他设备相互干扰，从而使硬件时序逻辑产生混乱。
电磁兼容性(Electromagnetic Compatibility，EMC)的标准提出了解决硬件实际布线网络可能产生的电磁辐射干扰以及本身抵抗外部电磁干扰的基本要求。
1 高速数字电路设计的几个基本概念在高速数字电路中，由于串扰、反射、过冲、振荡、地弹、偏移等信号完整性问题，本来在低速电路中无需考虑的因素在这里就显得格外重要；另外，随着现有电气系统耦合结构越来越复杂，电磁兼容性也变成了一个不能不考虑的问题。
要解决高速电路设计的问题，首先需要真正明白高速信号的概念。
高速不是就频率的高低来说的，而是由信号的边沿速度决定的，一般认为上升时间小于4倍信号传输延迟时可视为高速信号。
即使在工作频率不高的系统中，也会出现信号完整性的问题。
这是由于随着集成电路工艺的提高，所用器件I／O端口的信号边沿比以前更陡更快，因此在工作时钟不高的情况下也属于高速器件，随之带来了信号完整性的种种问题。
2 高速数字电路设计的基本要求在PCB设计中，电磁兼容性的分析也离不开布线网络本身的信号完整性，主要分析实际布线网络可能产生的电磁辐射和电磁干扰，以及电路板本身抵抗外部电磁干扰的能力，并且依据设计者的要求提出布局和布线时抑制电磁辐射和干扰的规则，作为整个PCB设计过程的指导原则。
电路板级的信号完整性问题和仿真分析
电路板级的信号完整性问题和仿真分析摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须面对的问题。
信号完整性指的是什么？信号在电路中传输的质量。
由于电子产品向高速、微型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。
常见的问题有反弹、振铃、地弹和串扰等等。
这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，找到解决它们的一些途径。
传统的PCB设计是在样机中去测试问题，极大的降低了产品设计的效率。
使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高产品的设计效率。
这里以Altium Designer 6.0工具为例，介绍分析解决部分信号完整性问题的方法。
关键词：信号完整性 Altium Designer 6.0 仿真分析[中图分类号] O59 [文献标识码] A [文章编号] 1000-7326（2012）04-0125-0320世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。
随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。
特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。
但同时却给电子设计带来一个新的问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理越来越快的信号。
这就是我们硬件设计中遇到的最核心问题：信号完整性。
为什么我们以前在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳变的信号上升时间比较长，一般为几个纳秒。
元件间的布线不会影响电路的信号，所以都没有去考虑信号完整性问题。
但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来越小，那么电路设计中的信号完整性问题就突现出来了。
信号完整性分析
信号完整性：信号反射作者:于博士信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。
对于信号来说，它不会区分到底是什么，信号所感受到的只有阻抗。
如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的（可能是中途遇到的电阻，电容，电感，过孔，PCB转角，接插件），信号都会发生反射。
那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系数，表示反射电压和原传输信号电压的比值。
反射系数定义为：。
其中：为变化前的阻抗，为变化后的阻抗。
假设PCB线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系数为：，信号有1/3被反射回源端。
如果传输信号的电压是3.3V电压，反射电压就是1.1V。
纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四种情况：阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗突然变为0）。
阻抗增加有限值：反射电压上面的例子已经计算过了。
这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V电压，另一部分是在反射电压1.1V，那么反射点处的电压为二者之和，即4.4V。
阻抗减小有限值：仍按上面的例子，PCB线条的特性阻抗为50欧姆，如果遇到的电阻是30欧姆，则反射系数为，反射系数为负值，说明反射电压为负电压，值为。
此时反射点电压为3.3V+（-0.825V）=2.475V。
开路：开路相当于阻抗无穷大，反射系数按公式计算为1。
即反射电压3.3V。
反射点处电压为6.6V。
可见，在这种极端情况下，反射点处电压翻倍了。
短路：短路时阻抗为0，电压一定为0。
按公式计算反射系数为-1，说明反射电压为-3.3V，因此反射点电压为0。
计算非常简单，重要的是必须知道，由于反射现象的存在，信号传播路径中阻抗发生变化的点，其电压不再是原来传输的电压。
信号完整性分析
信号完整性分析我们在滤除较为低频的噪声的时候，就应当选择电容值比较高的电容，想滤去频率较高的噪声，比如我们前面所说的EMI，则应该选择数值比较小的电容。
所以，在实际中，我们通常放置一个1uf到10uf左右的去耦电容在每个电源输出管脚处，来抑制低频成分，而选取0.01uf到0.1uf左右的去耦电容来滤除高频部分。
何为高速电路“高速电路”已经成为当今电子工程师们经常提及的一个名词，但究竟什么是高速电路?这的确是一个“熟悉”而又“模糊”的概念。
而事实上，业界对高速电路并没有一个统一的定义，通常对高速电路的界定有以下多种看法：有人认为，如果数字逻辑电路的频率达到或者超过45MHZ-50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3)，就称为高速电路；也有人认为高速电路和频率并没有什么大的联系，是否高速电路只取决于它们的上升时间；还有人认为高速电路就是我们早些年没有接触过，或者说能产生并且考虑到趋肤效应的电路；更多的人则对高速进行了量化的定义，即当电路中的数字信号在传输线上的延迟大于1/2上升时间时，就叫做高速电路，本文也沿用这个定义作为考虑高速问题的标准。
此外，还有一个容易产生混淆的是“高频电路”的概念，“高频”和“高速”有什么区别呢?对于高频，很多人的理解就是较高的信号频率，虽然不能说这种看法有误，但对于高速电子设计工程师来说，理解应当更为深刻，我们除了关心信号的固有频率，还应当考虑信号发射时同时伴随产生的高阶谐波的影响，一般我们使用下面这个公式来做定义信号的发射带宽，有时也称为EMI发射带宽：F=1／(Tr*π)，F是频率(GHz)；Tr(纳秒)指信号的上升时间或下降时间。
通常当F>100MHz的时候，就可以称为高频电路。
所以，在数字电路中，是否是高频电路，并不在于信号频率的高低，而主要是取决于上升沿和下降沿。
根据这个公式可以推算，当上升时间小于3.185ns左右的时候，我们认为是高频电路。
信号完整性分析范文
信号完整性分析范文信号完整性分析（Signal Integrity Analysis）是指对数字电路、高速信号传输、功耗分布等进行综合考虑的电路设计步骤。
在现代电路设计中，信号完整性的问题日益凸显，尤其是在高速通信和高性能计算中的应用。
信号完整性分析的目的是要确保信号在传输过程中能够保持原有的质量，不受噪声、时钟偏移、时序失真等问题的影响。
信号完整性分析是一个复杂的过程，它涉及到多个方面的考虑和分析。
首先，需要考虑信号的传输线特性。
在高速设计中，传输线会产生反射、衰减和串扰等问题。
因此，必须对传输线的阻抗匹配、终端匹配和信号层次分割等进行精确计算和模拟，以确保传输线上的信号质量达到要求。
其次，信号完整性分析还需要考虑时钟偏移和时序失真等问题。
时钟偏移是指信号的时钟源和接收器之间存在的时间差异，会导致信号的采样时机发生偏移，进而影响到信号的稳定性和可靠性。
时序失真是指信号在传输过程中，由于信号传播速度的有限性而导致的时序错位和失真问题。
这些问题都需要通过精确的电路模拟和时序仿真来进行分析。
此外，信号完整性分析还需要考虑功耗分布和电磁干扰等问题。
功耗分布是指电路中各个模块和子电路的功率分布情况，对功耗密度的分析能够帮助设计师优化电路结构和提高效能。
而电磁干扰是指信号传输过程中由于电磁场的相互作用而产生的干扰问题，需要通过电磁模拟和电磁兼容性分析来解决。
面对复杂的信号完整性问题，现代电路设计通常采用一系列的设计和验证流程来确保信号的完整性。
首先，对电路进行设计规范和约束的制定，包括信号的最大频率、时序要求、电压幅度等。
然后，在设计阶段对电路进行仿真和分析，利用电磁场分析、传输线模型、时钟源校准等手段对信号的完整性进行评估。
最后，在芯片或电路板的制造和调试阶段，需要进行物理测量和分析，对实际的电路性能进行验证。
综上所述，信号完整性分析是现代电路设计中不可或缺的一环。
它不仅需要考虑传输线特性、时序失真等问题，还需要关注功耗分布和电磁干扰等方面的因素。