第3章--组合逻辑电路习题答案
人邮社数字电路逻辑设计习题答案
习题参考解答第1章基本知识1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
模拟信号：指在时间上和数值上均作连续变化的信号。
例如，温度、交流电压等信号。
2．数字系统中为什么要采用二进制？答案：二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。
3．机器数中引入反码和补码的主要目的是什么？答案：将减法运算转化为加法运算，统一加、减运算，使运算更方便。
4．BCD码与二进制数的区别是什么?答案：二进制数是一种具有独立进位制的数，而BCD码是用二进制编码表示的十进制数。
5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什么？答案：两个余3码表示的十进制数相加时，对运算结果修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。
6．奇偶检验码有哪些优点和不足？答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电路也简单。
缺点是只有检错能力，没有纠错能力，其次只能发现单错，不能发现双错。
7．按二进制运算法则计算下列各式。
答案：（1）110001 （2）110.11 （3）10000111 （4）1018．将下列二进制数转换成十进制数、八进制数和十六进制数。
答案：（1）（117）10 ，（165）8 ，（75）16（2）（0.8281）10 ，（0.65）8 ，（0.D4）16（3）（23.25）10 ，（27.2）8 ，（17. 4）169．将下列十进制数转换成二进制数、八进制数和十六进制数（精确到二进制小数点后4位）。
答案：（1）（1000001）2 ，（101）8 ，（41）16（2）（0.0100）2 ，（0.20）8 ，（0.40）16（3）（100001.0101）2 ，（41.24）8 ，（21.50）1610．写出下列各数的原码、反码和补码。
组合逻辑电路习题解答
(2)习题写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题图解：F AB AB AB AB A B 该电路实现异或门的功能 分析图所示电路，写出输出函数F 。
解：F (A B) B B A B已知图示电路及输入 A 、B 的波形，试画出相应的输出波形F ,不计门的延迟.A 」_丨丨— iiiI*iI;BI I I I I I IIJI | [iF i I i i n ii ~I HIai i解：F A? AB ?B ? AB A? AB ?B ?AB AB? AB A B 由与非门构成的某表决电路如图所示。
其中A 、B 、CD 表示4个人，L=1时表示决议通过。
(1) 试分析电路，说明决议通过的情况有几种。
(2)分析A B C 、D 四个人中，谁的权利最大。
解：(1) L CD?BC?ABD CD BC ABDABCD L ABCD L 0000 0 1000 0 0001 0 1001 0 0010 0 1010 0 00111 10111A B习题图A BD C B ALABC F 000 0 00i 1 0i0 1 0ii 1 i00 1 i0i 1 ii0 1111 0(3) 根据真值表可知，四个人当中 C 的权利最大。
分析图所示逻辑电路，已知 S 、S o 为功能控制输入，A 、B 为输入信号，L 为输出，求电路所 具有的功能。
⑶ 当SS 0=00和S i S o =ii 时，该电路实现两输入或门，当S i S o =0i 时，该电路实现两输入或非门，当S I S D =10时，该电路实现两输入与非门。
(2)0i00 0 ii00 0 0i0i 0 ii0i 1 0ii01 iii0 1 0iii1 11111解：(1) L A S i ?B S i(A S i BS i )S 0S1S 0 L 00A+B0ii0ABA+B11AS i习题图S 0电路逻辑功能为：“判输入ABC是否相同”电路。
组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
第3章--组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？ 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表3.1。
输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
(最新整理)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答(完整)3组合逻辑电路习题解答编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)3组合逻辑电路习题解答）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整)3组合逻辑电路习题解答的全部内容。
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 .3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ,输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时,输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果:Y (A ＞B ) 、Y (A ＝B ）和Y (A ＜B ），则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
第三章组合逻辑电路作业解答14.2
F
00
1
1
01
11 10
1
1 1
1
1 1
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
F 0 1 1 0 1 0 0 1
A 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
⑶ F(A,B,C,D) = AB + ACD + AC + BC
■
11
解：⑴ F(A,B,C,D) = ∑m(1, 2, 3, 7, 8, 11) + ∑d(0, 9, 10, 12, 13)
AB
CD
00 01 11 10
F
F B ACD B ACD
B
00 × 01
×
1
11
10
× × 1 1 1 1 × 1
1 1 1 0
F A C D B C A D A C D B C A D
A C D B C
≥1
≥1
≥1 ≥1
F
A D
■
27
3-9 设计能一个如题图3-6所示的优先排队系统，其优先 顺序为 ⑴ 当A=1时，不论B、C、D为何值，W灯亮，其余灯 不亮； ⑵ 当A=0, B=1时，不论C、D为何值，X灯亮，其余灯 不亮； ⑶ 当A=B=0, C=1时，不论D为何值，Y灯亮，其余灯 不亮； ⑷ 当A=B=C=1, D=1时，Z灯亮，其余灯不亮； ⑸ 当A=B=C=D=0时，所以灯都不亮。
第3章 组合逻辑电路
组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A 、B 表示，输出信号为比拟结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，那么Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
〔√，× 〕 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未到达最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的根本电路结构形式。
数字电子技术基础第三版第三章答案
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 组合逻辑电路3.1 试分析图3.59所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
(b)(c)(a)A B C DL=1=1=1C2L 1L 2L 3图3.59 题3.1图解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕=图c ：B A B A L BA AB B A B A L BA B A L =+=+=+++==+=321由逻辑函数表达式列写真值表：ABCDL0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0A B CL 1L 20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1A BL 1L 20 0 0 1 0L 30 1 0 0 11 0 1 0 01 1 0 1 0由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A<B.3.3 设有四种组合逻辑电路，它们的输入波形（A 、B 、C 、D ）如图3.61所示，其对应的输出波形分别为W 、X 、Y 、Z ，试分别写出它们逻辑表达式并化简。
D C BA W X Y Z输入输出图3.61 题3.3图解：BAC A CD B C A C D W +++=AC AC D CBAA CD A B B D X +++=BD AC D CB D B C D Y ++=BC D AB D DBA CA CB D Z +++=D C B A W X Y Z输入输出B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()(A C D CB D BCD Y DCBA ++==∑)10,8,7,6,1,0()(CB D DBA A B D CA Z DCBA +++==∑)15,13,12,11,8,7,6,5()(3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。
(1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。
解：(1) 按题意要求列真值表如下：0 0 0 0x 3x 2x 1x 0y 3y 2y 1y 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x xX X Y 033=x 3X X X X X Y 031022++=x 3X XX X X X X X X X X X Y 0132121231+++=x 3X Y 00=01001110000111101x 3x 2x 1x 01111(2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。
X X X X Y 03033==X X X X X X X X X X Y 0310*******=++=X X X X X X X X X X X X X X X X X X X X X X X X Y 0132012012030132012012031=+++= X Y 00=作图如下：x 3x 2x 1x 0y 3y 2y 1y 03.5 设计一交通灯监测电路。
红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。
解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。
依据题意列写真值表：AB CL0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1BCAC AB C B A L +++=0100BC11100A 111111A B CBC AC AB C B A BC AC AB C B A L =+++=3.7 试用译码器 74LS138 和适当的逻辑门设计一个三位数的奇校验器。
解:设用A 、B 、C 表示三位二进制数输入 ，L 表示输出，L=1表示输入有奇数个1。
列写真值表,求表达式，作图如下：ABCL0 0 0 00 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1Y Y Y Y ABC C B A C B A C B A L mm mm m m m m 742174217421==+++=+++= 3.8 试用译码器 74LS138 和与非门实现下列逻辑函数：（1） ⎪⎪⎩⎪⎪⎨⎧⋅=++=+=ACB A L B AC A L C B A AB L 321（2） (0,2,6,8)m L=∑解: 取ABC=A 2A 1A 0则：Y Y Y C B A C AB ABC C B A AB L mm mm m m 7657657651==++=++=+=Y ABC B A C B A C A L m 772===++=++=Y Y Y Y Y Y m AC B A AC B A L 765410),7,6,5,4,1,0(==++=⋅=∑L 2L 1L 3LDDC B A BC A C B A C B AD C B A D BC A D C B A D C B A m L )()8,6,2,0(+++=+++==∑分析可见 D=1时，L=0; D=0时，C B A BC A C B A C B A L +++=。
取ABC=A 2A 1A 0，S 1=1, S 2=D, S 3=0, 则：Y Y Y Y C B A BC A C B A C B A L mm m m 4310431=+++=+++=也可利用2片74138扩展为4－16线译码器，然后取ABCD= A 3A 2A 1A 0进行设计。
3.10 试用译码器 74LS138 和适当的逻辑门设计一个1位数的全加器。
解：列写真值表，F 1 表示和，F 2表示进位。
ABCF 10 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1F 200010111F 1F 2Y Y Y Y F m m m m 742174211=+++= Y Y Y Y F m m m m 765376532=+++=3.11 试用译码器 74LS138 和适当的逻辑门设计一个组合电路。
该电路输入X 与输出L 均为三位二进制数。
二者之间的关系如下：当 2≤X≤5 时 L = X + 2 当 X ＜2 时 L = 1 当 X ＞5 时 L = 0解：按题意列写真值表、求表达式、画图x 10 0 0 00 0 1 00 1 0 10 1 1 11 0 0 11 0 1 11 1 0 01 1 1 0x 200001100L 1x 0L 0L 211010100L 1L 2x 2x 0x 1L 0Y Y Y Y L m m m m 543254322=+++= Y Y L m m 54541=+=Y Y Y Y L m m m m 531053100=+++=3.12 试用三片3—8线译码器 74LS138组成5—24线译码器。
解：用A4A3控制各个芯片的工作状态，具体分配如下：A 10 00 11 1A 2第1片工作A 4A 0A 3第2片工作第3片工作1A 2A 0A 174LS138A 0A 1A 2S 1S 2S 3Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 074LS138A 0A 1A 2S 1S 2S 3Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 074LS138A 0A 1A 2S 1S 2S 3Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0A 4A 30Y 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y 15Y 14Y 13Y 12Y 11Y 10Y 9Y 8Y 23Y 22Y 21Y 20Y 19Y 18Y 17Y 163.14 由数据选择器组成的逻辑电路如图3.63所示，试写出电路的输出函数式。
ZW图3.63 题3.14图解：由图可见A 1A 0=YX , D 3= 0,D 2=1, 1WZ W Z D ==+， 0W D =，G=0123123()iiL Y G m m m mD D D D D WY X W Z Y X Y X WY X WY X ZY X Y Xm ===+++∑=+++=+++化简有： Y X Y ZX Y WX X W L +++=3.15 试用四选一数据选择器实现下列逻辑函数： （1） (0,2,4,5)L m =∑ （2） (1,3,5,7)L m =∑（3） (0,2,5,7,8,10,13,15)L m =∑（4） (1,2,3,14,15)L m =∑解：利用卡诺图法确定D i 的连接关系 。
(1)0100BC 11100A1111113210AA D D D D ====B C或者：D 0C D =12D 03=DAB(2)D 00=D 112D 031D B C或者：D 0C=D 1C 2D C3C DA B(3)B D或者：L = BD + BD132D 0B =D 2=D 1B=D 3=(4)10100CD 111000AB01111011110C DD =+1D =2D =3CD =AB3.16 试用四选一数据择器设计一判定电路。
只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则，比赛成绩不被承认。
解：设用A 表示主裁判、B 、C 、D 表示副裁判，L 表示比赛成绩；A 、B 、C 、D 分别为1表示同意，为0表示不同意；L 为1表示承认比赛成绩，L 为0表示不承认比赛成绩。