第三章 组合逻辑电路
合集下载
第3章组合逻辑电路习题解答
第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
电路第03章 组合电路的分析与设计
0 0 0 1 1 ＝0 0 0 1 1 • 0 1 1 1 1
10 0 0 1
10 0 1 1 11 0 0 1
F
F1 A
F2 BC
F F1 F2 A BC
AB AC
注: 为使阻塞圈所代表的积项中各变量不再具有非的形式， 阻塞圈也应该围绕1重心来圈。
版权：孙文生
版权：孙文生
2. 用阻塞逻辑设计三级与非电路
解: 将函数填入卡诺图
AB CD
00
01
11
10
00 1 1
01 1 1 1 1
11
1
10 1
11
采用阻塞法化简逻辑函数
F 1 ACD BC AD BC AC CD
ACD BC AD BC AC CD
版权：孙文生
用阻塞逻辑设计三级与非电路
版权：孙文生
【应求】
例: 输入只有原变量，用最少的三级与非门实现下列函数 F(A, B,C, D) M (3,6,7,8,12,15)
1
01 1 1
1
11
11
10
11
F
(2) 求最简与或式，并变换
F A C AC AB A C AC AB A C AC AB
(3) 画出逻辑图
版权：孙文生
版权：孙文生
3.3.2 逻辑函数的两级门实现
2. 两级或非门电路的实现
求出函数的最简或与式; 对函数两次取反，再运用反演率，变成或非-或非式；
版权：孙文生
当需要用原变量标注时，在化简时应围绕1重心来圈。
版权：孙文生
积项的阻塞逻辑
阻塞逻辑:
乘积项可以用被扣除的最小项的反乘之，使积项受其控制，其 逻辑关系保持不变。
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第3章-组合逻辑电路
一、二进制译码器（最小项译码器） 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1
L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章 组合逻辑电路
例3.4.2.2 某组合逻 辑电路的真值表如表 4.2.4所示，试用译码器 和门电路设计该逻辑电路。 解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章 组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章 组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系
组合逻辑电路
第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。
组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。
在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。
由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。
由此可知第二章中介绍的各种门电路都属于组合逻辑电路。
描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。
它们各有特点，又相互联系，还可以相互转换。
3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。
其特点是形式简单、书写方便，便于进行运算和转换。
但表达式形式不唯一。
2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。
其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。
真值表具有唯一性。
3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。
其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。
同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。
4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。
它实际上是真值表的特定的图示形式。
其特点是在化简逻辑函数时比较直观容易掌握。
卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
> = = = < = =
> = = < =
X
& & & C &
Y & & & D &
2. 化简 W A AB AB B AB AB
X W C W C AB C ABC A BC ABC Y XD XD AB C D A BC D A B CD ABCD
A B C D A BCD AB CD ABC D
Si
HA
Ci
Ai
Bi
国 标 符 号
Si
Ci
Σ CO
Ai Bi
2. 全加器（Full Adder）
表值真
两个 1 位二进制数相加， 考虑低位进位。
Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ) 1 1 +1 1 高位进位← 1 1
标准 与或式
0 1 1 0
Y AB C D A BC D A B CD ABCD A B C D A BCD AB CD ABC D
3. 列真值表
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 0 1 1 0 1 0 0 1
1 1 0 0
1 0 0 1
--- A --- B --- 低位进位 --- S
A B Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
C i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
全加器（Full Adder）
卡诺图
Si BC
A 0 1 最简与或式 圈“1” 圈“0”
00 01 11 10 1 1
1 1
Ci BC
A 0 1
00 01 11 10 1 1 1 1
1 0 0 1 0 0 1 0 0 > 1 0 0 = 0 1 0 0 0 1 0 0 1 0 0 1 < 0 0 1
表达式
L L3 G3 L2 G3G2 L1 G3G2G1L0
G G3G2G1G0
M LG L G
A0 B0 C0-1
特点：
电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均
传输延迟时间
2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 C0 A0 B0 ( A0 B0 )C0-1 C1 A1 B1 ( A1 B1 )C0 A1 B1 ( A1 B1 )A0 B0 ( A0 B0 )C0-1
（1）设定变量： 输入 A、B、C ， 输出 Y （2）状态赋值：
A、B、C = 0 表示 输入信号为低电平
A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC
RG YG
1
1
1
1
R 0 0 0 0 1 1 1 1
Y G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
Z 1 0 0 1 0 1 1 1
3. 画逻辑图
Z R Y G RY RG YG
R 1
Y 1 G 1 & & ≥1 Z &
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表
CI Σ
S3
S2 S1
S0
Σ CI
CI Σ
复习 组合逻辑设计步骤
1.逻辑抽象： 根据因果关系确定输入、输出变量 2. 状态赋值：— 用 0 和 1 表示信号的不同状态
3. 根据功能要求列出真值表 4.化简或变换：先用公式法或卡诺图法化简为最 简与或式，再根据所用元器件的 情况将函数式进行变换。 5.画逻辑图
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
C i Ai Bi Ai C i -1 Bi C i -1 Ci
≥1
Si
≥1&Fra bibliotek&
1
1
1
Ai
Bi
Ci-1
3. 集成全加器 双全加器
VCC 2Ai 2Bi 2Ci-1 2Ci
BC AC AB
最简与或式
最简与非-与非式
Y BC AC AB BC AC AB
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB
真值表
A B C
& ≥1
&
Y
[解] 表达式
Y ABC A ABC B ABC C
B 0 0 1 1 0 0 1
C 0 1 0 1 0 1 0
Y 1 0 0 0 0 0 0
ABC A B C ABC A BC
功能
1 1 1 1
判断输入信号极性是否相同的电路 — 符合电路
— 用与非门实现
Y BC AC AB
A B
& AB Y
& BC C & AC
≥1 &
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象 输入变量：R（红） 1 -- 亮 Y（黄） 0 -- 灭 G（绿） 1 -- 有故障 输出变量：Z 0 -- 无故障 2. 卡诺图化简 YG 00 01 11 10 R 1 Z R Y G RY 0 1 列真值表
逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
二、 设计举例
[例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。 [解] 1. 逻辑抽象
TTL：74LS183
CMOS：C661
2Si VDD 2Ai 2Bi 2Ci-1 1Ci
14 13 12 11 10 9
1Si
8
VCC 2A 2B 2CIn 2COn+1 2F
1A 1Ai
74LS183 1COn+1 1B 1CIn 1F GND 1Bi 1Ci-1 1Ci 1Si 地
C661
1 2 3 4 5 6 7
C i Ai Bi Ai C i -1 Bi C i -1
逻辑图
曾用符号
Si FA Ai Bi Ci-1 Ci
(a) 用与门、或门和非门实现
Si
≥1 & & & & &
Ci
≥1 & &
国标符号
Si
Ci
1
1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
> = = = < = =
> = = < =
X
& & & C &
Y & & & D &
2. 化简 W A AB AB B AB AB
X W C W C AB C ABC A BC ABC Y XD XD AB C D A BC D A B CD ABCD
A B C D A BCD AB CD ABC D
Si
HA
Ci
Ai
Bi
国 标 符 号
Si
Ci
Σ CO
Ai Bi
2. 全加器（Full Adder）
表值真
两个 1 位二进制数相加， 考虑低位进位。
Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ) 1 1 +1 1 高位进位← 1 1
标准 与或式
0 1 1 0
Y AB C D A BC D A B CD ABCD A B C D A BCD AB CD ABC D
3. 列真值表
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 0 1 1 0 1 0 0 1
1 1 0 0
1 0 0 1
--- A --- B --- 低位进位 --- S
A B Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
C i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
全加器（Full Adder）
卡诺图
Si BC
A 0 1 最简与或式 圈“1” 圈“0”
00 01 11 10 1 1
1 1
Ci BC
A 0 1
00 01 11 10 1 1 1 1
1 0 0 1 0 0 1 0 0 > 1 0 0 = 0 1 0 0 0 1 0 0 1 0 0 1 < 0 0 1
表达式
L L3 G3 L2 G3G2 L1 G3G2G1L0
G G3G2G1G0
M LG L G
A0 B0 C0-1
特点：
电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均
传输延迟时间
2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 C0 A0 B0 ( A0 B0 )C0-1 C1 A1 B1 ( A1 B1 )C0 A1 B1 ( A1 B1 )A0 B0 ( A0 B0 )C0-1
（1）设定变量： 输入 A、B、C ， 输出 Y （2）状态赋值：
A、B、C = 0 表示 输入信号为低电平
A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC
RG YG
1
1
1
1
R 0 0 0 0 1 1 1 1
Y G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
Z 1 0 0 1 0 1 1 1
3. 画逻辑图
Z R Y G RY RG YG
R 1
Y 1 G 1 & & ≥1 Z &
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表
CI Σ
S3
S2 S1
S0
Σ CI
CI Σ
复习 组合逻辑设计步骤
1.逻辑抽象： 根据因果关系确定输入、输出变量 2. 状态赋值：— 用 0 和 1 表示信号的不同状态
3. 根据功能要求列出真值表 4.化简或变换：先用公式法或卡诺图法化简为最 简与或式，再根据所用元器件的 情况将函数式进行变换。 5.画逻辑图
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
C i Ai Bi Ai C i -1 Bi C i -1 Ci
≥1
Si
≥1&Fra bibliotek&
1
1
1
Ai
Bi
Ci-1
3. 集成全加器 双全加器
VCC 2Ai 2Bi 2Ci-1 2Ci
BC AC AB
最简与或式
最简与非-与非式
Y BC AC AB BC AC AB
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB
真值表
A B C
& ≥1
&
Y
[解] 表达式
Y ABC A ABC B ABC C
B 0 0 1 1 0 0 1
C 0 1 0 1 0 1 0
Y 1 0 0 0 0 0 0
ABC A B C ABC A BC
功能
1 1 1 1
判断输入信号极性是否相同的电路 — 符合电路
— 用与非门实现
Y BC AC AB
A B
& AB Y
& BC C & AC
≥1 &
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象 输入变量：R（红） 1 -- 亮 Y（黄） 0 -- 灭 G（绿） 1 -- 有故障 输出变量：Z 0 -- 无故障 2. 卡诺图化简 YG 00 01 11 10 R 1 Z R Y G RY 0 1 列真值表
逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
二、 设计举例
[例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。 [解] 1. 逻辑抽象
TTL：74LS183
CMOS：C661
2Si VDD 2Ai 2Bi 2Ci-1 1Ci
14 13 12 11 10 9
1Si
8
VCC 2A 2B 2CIn 2COn+1 2F
1A 1Ai
74LS183 1COn+1 1B 1CIn 1F GND 1Bi 1Ci-1 1Ci 1Si 地
C661
1 2 3 4 5 6 7
C i Ai Bi Ai C i -1 Bi C i -1
逻辑图
曾用符号
Si FA Ai Bi Ci-1 Ci
(a) 用与门、或门和非门实现
Si
≥1 & & & & &
Ci
≥1 & &
国标符号
Si
Ci
1
1