第3章--组合逻辑电路习题解答
组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
人邮社数字电路逻辑设计习题答案
习题参考解答第1章基本知识1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
模拟信号：指在时间上和数值上均作连续变化的信号。
例如，温度、交流电压等信号。
2．数字系统中为什么要采用二进制？答案：二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。
3．机器数中引入反码和补码的主要目的是什么？答案：将减法运算转化为加法运算，统一加、减运算，使运算更方便。
4．BCD码与二进制数的区别是什么?答案：二进制数是一种具有独立进位制的数，而BCD码是用二进制编码表示的十进制数。
5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什么？答案：两个余3码表示的十进制数相加时，对运算结果修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。
6．奇偶检验码有哪些优点和不足？答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电路也简单。
缺点是只有检错能力，没有纠错能力，其次只能发现单错，不能发现双错。
7．按二进制运算法则计算下列各式。
答案：（1）110001 （2）110.11 （3）10000111 （4）1018．将下列二进制数转换成十进制数、八进制数和十六进制数。
答案：（1）（117）10 ，（165）8 ，（75）16（2）（0.8281）10 ，（0.65）8 ，（0.D4）16（3）（23.25）10 ，（27.2）8 ，（17. 4）169．将下列十进制数转换成二进制数、八进制数和十六进制数（精确到二进制小数点后4位）。
答案：（1）（1000001）2 ，（101）8 ，（41）16（2）（0.0100）2 ，（0.20）8 ，（0.40）16（3）（100001.0101）2 ，（41.24）8 ，（21.50）1610．写出下列各数的原码、反码和补码。
第章组合逻辑电路习题解答
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
组合逻辑电路习题解答
错了自我检测题有些题答案1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。
3. 8线一3线优先编码器74LS148的优先编码顺序是匚、匚、I5、…、匚，输出为丫2 Y i Y o。
输入输出均为低电平有效。
当输入I7 I6 I5…I o为时，输出丫2 Y i Y o为010<4. 3线一8线译码器74HC138处于译码状态时，当输入 AAA=001时，输出Y7〜丫0 =__5 •实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6 •根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7•一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y A> B)、YZ)和Y(A V B)，则Y(A>B)的逻辑表达式为^AB。
&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9 •多位加法器采用超前进位的目的是简化电路结构x o(v，x )10. __________________________________ 组合逻辑电路中的冒险是由于引起的。
A.电路未达到最简 B .电路有多个输出C.电路中的时延 D .逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A.在输出级加正取样脉冲 B .在输入级加正取样脉冲C.在输出级加负取样脉冲 D .在输入级加负取样脉冲12. __________________________ 当二输入与非门输入为 变化时，输出可能有竞争冒险。
A. 01~ 10 B . 00 T 10 C . 10 T 11 D . 11~ 01 13. ____________________________________________ 译码器74HC138的使能端取值为 ________________________________________________ 时，处于允许译码状态。
第3章习题答案
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
组合逻辑电路 课后答案
第4章[题]．分析图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。
图P4.1B YAP 56P P =图解：（1）逻辑表达式()()()5623442344232323232323Y P P P P P CP P P P CP P P C CP P P P C C P P P P C P PC ===+=+=++=+ 2311P P BP AP BABAAB AB AB ===+()()()2323Y P P C P P CAB AB C AB ABC AB AB C AB AB CABC ABC ABC ABC=+=+++=+++=+++（2）真值表（3）功能从真值表看出，这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全为0时，Y =1，否则Y=0。
[题] 分析图电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
图P4.3B1Y 2[解]解： 2Y AB BC AC =++12Y ABC A B C Y ABC A B C AB BC AC ABC ABC ABC ABC =+++=+++++=+++（）（））由真值表可知：、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[题] 图是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
图P4.4[解]（1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。
，（2）COMP=0、Z=0时，Y1=A1，Y2=A2，Y3=A3，Y4=A4。
、COMP=1、Z=0时的真值表、Z=0的真值表从略。
[题] 用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题的真值表如表所示，逻辑图如图(b)所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
复习思考题
3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么？
若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？
中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？ 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题
3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=
(2) 化简与变换：
令
D
C Y B A Y ⊕=⊕=21
则 21Y Y Y ⊕=
(3)由表达式列出真值表，见表3.1。
输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0
0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图 (1) 由逻辑图逐级写出表达式：
B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1
3-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
解： (a)图 CD C B AB Y ⊕⊕⊕=
(b)图
C
B A Y B
C C A B A Y ⊕⊕=++=21 全加器
3-3 采用与非门设计下列逻辑电路： (1) 三变量非一致电路；
(2) 三变量判奇电路(含1的个数)； (3) 三变量多数表决电路。
解：
AC
BC AB Y ABC C B A C B A C B A Y C
A B A C B Y ++=++++=+
+=321 3-4 有一个车间， 有红、黄两个故障指示灯，用来表示三台设备的工作情况。
当有一台设备出现故障时，黄灯亮；若有两台设备出现故障时，红灯亮；若三台设备都出现故障时， 红灯、黄灯都亮。
试用与非门设计一个控制灯亮的逻辑电路。
0表示
C
B A Y A
C BC AB Y ⊕⊕=++=21
3-5 A 、B 、C 和D 四人在同一实验室工作，他们之间的工作关系是： (1) A 到实验室，就可以工作；
(2) B 必须C 到实验室后才有工作可做； (3) D 只有A 在实验室才可以工作。
请将实验室中没人工作这一事件用逻辑表达式表达出来。
解：1表示在实验室，0表示不在实验室，1表示有人工作，0表示没人工作
BC A Y +=
3-6 设计用单刀双掷开关来控制楼梯照明灯的电路。
要求在楼下开灯后， 可在楼上关灯；同样也可在楼上开灯，而在楼下关灯。
用与非门实现上述逻辑功能。
解；A 表示楼上开关、B 表示楼下开关。
1表示开关闭合、0表示开关断开
B A B A Y +=
3.7 旅客列车分特快、直快、慢车等三种。
它们的优先顺序由高到低依次是特快、直快、慢车。
试设计一个列车从车站开出的逻辑电路。
解： A 表示特快、B 表示直快、C 表示慢车。
1表示开、0表示停
C
B A Y B A Y A Y
C B A === 3-8 用译码器实现下列逻辑函数，画出电路图。
(1) Y 1=∑m (3，4，5，6) (2) Y 2=∑m (1，3，5，9，11)
(3) Y 3=∑m (2，6，9，12，13，14)
解：65431m m m m Y +++=
6
5436
5431Y Y Y Y m m m m Y ==
1195312m m m m m Y ++++=
5
432111
95312Y Y Y Y Y m m m m m Y ==
1413129623m m m m m m Y +++++=
14
131296214
13129623Y Y Y Y Y Y m m m m m m Y ==
3-9 用与非门设计一个七段显示译码器，要求能显示H 、F 、E 、L 四个符号。
解：输入A 、B ，00表示H 、01表示F 、10表示E 、11表示L
输出Ya,Yb,Yc,Yd,Ye,Yf,Yg 。
灯亮用1表示、灯灭用0表示
B A B A Y a += B A Y b = B A Y c = A Y d = 1==f e Y Y B A B A Y g +=
3-10 试用74LS151数据选择器实现逻辑函数: (1) Y (A ，B ，C ) =∑m (1，3，5，7) (2) ABC C AB BC A C B A Y +++=2 解： 75311m m m m Y +++=
76312m m m Y ++=
3.11 用译码器和门电路设计一个数据选择器。
解：四选一数据选择器
3-12 用集成二进制译码器和与非门实现下列逻辑函数，画出电路图。
(1) ∑
=
m
Y )6,5,4,3(1
(2) ∑=m
Y )10,8,6,2,0(2
解： 65431m m m m Y +++=
6
5436
5431Y Y Y Y m m m m Y ==
1086201m m m m m Y ++++=
10
862010
86202Y Y Y Y Y m m m m m Y ==
3-13 画出用2片4位数值比较器组成8位数值比较器的电路图。
3-14 用四选一数据选择器和译码器， 组成二十选一数据选择器。
3-15 仿照全加器的设计方法，试设计一个一个全减器。
解：全减器有三个输入变量：被减数An 、减数Bn 、低位向本位的借位Cn ；有两个输出变量：本位差Dn 、本位向高位的借位C n +1
3
32211003
01201101001D Y D Y D Y D Y D A A D A A D A A D A A Y +++=+++=33221100D Y D Y D Y D Y Y ⋅⋅⋅=3
3221100D Y D Y D Y D Y Y ⋅⋅⋅=
全减器真值表
A n
B n
C n C n+1
D n
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 1
1 1
1 0
0 1
0 0
0 0
1 1
习题3-15图
3-16 判断下列逻辑函数是否存在冒险现象：
(1) C
B
A
C
B
C
A
AB
Y+
+
+
=
1
(2) )
)(
)(
(
2
C
A
C
B
B
A
Y+
+
+
=
解：C
B
A
C
B
C
A
AB
Y+
+
+
=
1
当B=C=1时A
A
Y+
=
1
则存在0冒险
)
)(
)(
(
2
C
A
C
B
B
A
Y+
+
+
=
当A=0 C=1时B
B
Y⋅
=
1
则存在1冒险
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
B
A
C
A
C
B
C
C
B
A
C
B
A
C
B
A
C
B
A
D
+
+
=
+
+
+
=
+1。