第3章组合逻辑电路1
一组合逻辑电路的特点
A<B 级
74LS85 A=B
状态，而与原来的状态无关。
2. 电路结构特点
无记忆功能！
(1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能的表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图)
三、组合电路分类
① 按逻辑功能不同：
加法器
比较器
数据选择器和分配器
编码器 译码器 只读存储器
(3) 列真值表
ABCD Y ABCD Y 0000 0 1000 1 0001 1 1001 0 0010 1 1010 0 0011 0 1011 1 0100 1 1100 0 0101 0 1101 1 0110 0 1110 1 0111 1 1111 0
(4) 功能说明：当输入四位代码中 1 的个数为奇数时输出 为 1，为偶数时输出为 0 — 检奇电路。
1、 集成数值比较器 74LS85 (TTL)
扩展：两片4 位→ 8 位
B7 A7 B6 A6 B5 A5 B4 A4
VCC A3 B2 A2 A1 B1 A0 B0
16 15 14 13 12 11 10 9
7485 74LS85
1 2 3 4 5 6 78 B3 A<B A=B A>B FA>B FA=B FA<B地
Li ( A > B ) 值 Gi ( A = B ) 表
Mi ( A < B )
Ai Bi
00 01 10 11
Li Gi Mi
010 001 100 010
函数式
Li Ai Bi
第三章 组合逻辑电路
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
第三章组合逻辑电路ppt课件
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
数字电子技术基础第三版第三章答案
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
数字逻辑与计算机组成 第3章 组合逻辑电路
硬件资源：7个4输入与门、1个7输入或门
10
1.4 组合逻辑电路设计
利用布尔代数化简, 以减少逻辑门数和输入端数 X·Y+X·Y’=X
F = SN3N2N1N0(1,2,3,5,7,11,13) =N3’N0+N3’ N2’ N1 N0’+N3 N2’ N1 N0+N3 N2 N1’ N0
非法值 • 信号值不能被有效识别为高电平或低电平，处于不确定状态。 例如：下图中的信号X
不管A是0还是1，F结点都会同时 被高电平和低电平驱动，可能导 致在F结点处之间有较大电流流动 ，使电路发热而被损坏
16
1.5 无关项、非法值和高阻态
例：设计一个检测电路，当NBCD（8421）码数值大于5时，输出为1
最简输出表达式
函数转换：独立逻辑门、中间组件、可编程器件
画出逻辑电路图 逻辑器件的标准符号，输入、输出信号、器件标识
评价电路
电路分析：功能、缺陷、电气特性等
9
1.4 组合逻辑电路设计
例1：素数检测器的设计
列出真值表
• 4-bit input, N3N2N1N0
写出最小项表达式 F = SN3N2N1N0(1,2,3,5,7,11,13)
输出变量：故障信号F 正常工作为0，发生故障为1
故障状态 真 值 表 RY G F
0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11
13
1.4 组合逻辑电路设计
逻辑抽象结果
真值表
RY G F
000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1
每个输入端和输出端只有高电平、
《组合逻辑电路一》PPT课件
A1 B1 X X X X
A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1
A0 B0 X X X X X X
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0
1
1
01
精选ppt
5
加法器(Adder)
(2)全加器
两个1位二进制数A、B相加时，考虑到相邻 低位的进位Ci的加法器称为全加器（Full Adder, FA）。
S
Co
Ci
AB
精选ppt
6
加法器(Adder)
A B C0i 0 01 11 10
0
1
1
11
1
S
B Ci A 00 01 11 10
0
1
A=A7A6A5A4A3A2A1A0、B=B7B6B5B4B3B2B1B0
FA>B FA=B FA<B
F> F= F< I>
74LS85 I= I<
A3A2A1A0 B3B2B1B0
F> F= F< I> 0
74LS85 I= 1 I< 0
A3A2A1A0 B3B2B1B0
A7A6A5A4 B7B6B5B4
A3 A2 A1 A0 B3 B2 B1 B0
精选ppt
10
加法器74LS283
例1：用74LS283实现8421BCD码转换成E3码。
解：通过对8421BCD码和E3码的比较发现：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 3章 组合逻辑电路逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。
所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。
组合电路的示意图如图所示。
组合逻辑电路的特点：（１） 输出、输入之间没有反馈延迟通路。
（２） 电路中不含记忆元件。
图 组合电路示意图组合逻辑电路的分析方法和设计方法 （1）3.1.1组合逻辑电路的分析方法分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。
组合逻辑电路的分析步骤如下：(1） 根据已知的逻辑图， 从输入到输出逐级写出逻辑函数表达式。
(2） 利用公式法或卡诺图法化简逻辑函数表达式。
(3) 列真值表, 确定其逻辑功能。
例 1 分析如图所示组合逻辑电路的功能。
解（1）（2）化简（3） 例真值表：如表3·1所示 图 例 1 的逻辑电路X 1X 2X n12m输入信号输出信号ACBC AB Y ⋅⋅=AC BC AB Y ++=A BB CA C Y表例1的真值表由表可知，若输入两个或者两个以上的1(或0), 输出Y为1(或0), 此电路在实际应用中可作为多数表决电路使用。
例 2分析如图所示组合逻辑电路的功能。
解(1) 写出如下逻辑表达式: (2) 化简ABY=1ABAYAY⋅=⋅=12BABBYY⋅=⋅=13BABABAYYY⋅⋅==32BABABAY⋅⋅=)()(BABABA+⋅+=ABBA+=BA⊕=图 例2 的逻辑电路（３） 确定逻辑功能: 从逻辑表达式可以看出， 电路具有“异或”功能A BY3.1.2 组合逻辑电路的设计方法（2）组合逻辑电路设计的目的是根据功能要求设计最佳电路。
组合逻辑电路的设计步骤分为四步:（1）根据设计要求, 确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义。
)（２）根据逻辑功能要求列出真值表、表达式。
（3）根据要求画出逻辑图。
例3有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。
设计两个教室是否开灯的逻辑控制电路，要求如下：(1) 一个班学生上自习，开小教室的灯。
(2) 两个班上自习，开大教室的灯。
(3) 三个班上自习，两教室均开灯。
解（１）确定输入、输出变量的个数: 根据电路要求，设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习, 1表示上自习, ０表示不上自习；输出变量Ｙ、Ｇ分别表示大教室、小教室的灯是否亮, １表示亮, ０表示灭。
（２）列真值表：如表所示。
表例 3 的真值表（３）化简利用卡诺图化简, 如图所示可得:Y+=+BCABACABG++=C+BCAAABCCBA+B⊕C=(BA⊙C)()⊕=BCA⊕(４) 画逻辑图: 逻辑电路图如图(a)所示。
若要求用ＴTＬ与非门，实现该设计电路的设计步骤如下：首先, 将化简后的与或逻辑表达式转换为与非形式；然后再画出如图３６(b)所示的逻辑图；最后画出用与非门实现的组合逻辑电路。
图例 3 的卡诺图YGABBCACY++=ABBCAC⋅⋅=ABCCBACBACBAG+++=ABCCBACBACBA=图 例3 的逻辑图(a) 直接实现； (b) 用与非门实现ABYGC(a )(b )编码器3.2.1编码器所谓编码就是将特定含义的输入信号（文字、 数字、符号）转换成二进制代码的过程。
实现编码操作的数字电路称为编码器。
按照编码方式不同，编码器可分为普通编码器和优先编码器; 按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1. 二进制编码器若输入信号的个数N 与输出变量的位数n 满足Ｎ＝２n , 此电路称为二进制编码器。
任何时刻只能对其中一个输入信息进行编码, 即输入的N 个信号是互相排斥的, 它属于普通编码器。
若编码器输入为四个信号，输出为两位代码，则称为4线 -2线编码器（或４/２线编码器）例 4设计一个4线 2线的编码器。
解：（１）确定输入、输出变量个数: 由题意知输入为I 0、I 1、I 2、I 3四个信息，输出为Y 0、Y 1，当对I i 编码时为1，不编码为0，并依此按I i 下角标的值与Y 0、Y 1二进制代码的值相对应进行编码。
（２）列编码表：如表所示。
（３） 化简（４） 画编码器电路如图３.6所示。
图 4线—2线编码器表 编码表310II Y +=321I I Y +=I 1I 3I 2012. 非二进制编码器(以二-十进制编码器为例)二——十进制编码器是指用四位二进制代码表示一位十进制数的编码电路， 也称１0线４线编码器。
最常见是8421 BCD 码编码器，如图所示。
其中, 输入信号I 0～I 9代表0～9共10个十进制信号，输出信号Y 0～Y 3为相应二进制代码。
由图可以写出各输出逻辑函数式为:根据逻辑函数式列出功能表如表所示。
表 8421 BCD 码编码器功能表893I I Y ⋅=45672I I I I Y ⋅⋅⋅=23671I I I I Y =135790I I I I I Y ⋅⋅⋅⋅=3. 优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。
例 5电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。
试设计电话编码控制电路。
解：（１）根据题意知，同一时间电话室只能处理一部电话，假如用A 、B 、C 分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。
当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y 1, Y 2表示输出编码。
（２）列真值表: 真值表如表３.5所示表 例5的真值表（３）写逻辑表达式（４） 画优先编码器逻辑图如图所示图 例5的优先编码逻辑图3.2.2 集成编码器10线 4线集成优先编码器常见型号为54/74147、54/74LS147，8线 3线常见型号为54/74148、54/74LS148。
1. 优先编码器 74LS14874LS148是8线 3线优先编码器, 如图所示。
图中,I 0～I 7为输入信号端, 是使能输入端, ～ 是三个输出端, 和 是用于扩展功能的输出端。
74LS148的功能如表所示。
CB A Y =1BA Y =2&&11A B1C 2图 74LS148优先编码器 （a ） 符号图； (b) 管脚图表 优先编码器74LS148的功能表在表中，输入I 0～I 7低电平有效，I 7为最高优先级，I 0为最低优先级。
即只要 =0，不管其他输入端是0还是1，输出只对I 7编码，且对应的输出为反码有效， =000。
为使能输入端,只有 =0时编码器工作, =1时编码器不工作。
为使能输出端。
当 =0允许工作时，如果 ～ 端有信号输入, =1;若 ～端无信号输入时， =0。
为扩展输出端，当 =0时，只要有编码信号， 就是低电平。
2. 优先编码器74LS148的扩展用74LS148优先编码器可以多级连接进行扩展功能, 如用两块74LS148可以扩展成为一个16线4线优先编码器, 如图所示。
I 0I 1I 2I 3I 4I 5I 6I 7SY 1Y 2Y EXY sY 9761234574LS14801234567874LS148161514131211109I 4I 5I 6I 7S (E )Y 2Y 1GNDV CC Y S Y EX I 3I 2I 1I 0Y 0(a )(b )Y Y Y Y图 16线4线优先编码器根据图进行分析可以看出, 高位片S1=0允许对输入I8～I15编码，Y S1=1，S2=1，则高位片编码，低位片禁止编码。
但若I8～I15都是高电平，即均无编码请求，则Y S1=0允许低位片对输入I0～I7编码。
显然，高位片的编码级别优先于低位片。
3.优先编码器74LS148的应用。
74LS148编码器的应用是非常广泛的。
例如，常用计算机键盘，其内部就是一个字符编码器。
它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。
还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。
译码器3.3.1概述译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。
实现译码功能的数字电路称为译码器。
译码器分为变量译码器和显示译码器。
变量译码器有二进制译码器和非二进制译码器。
显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器;按显示内容分为文字、数字、符号译码器。
3.3.2集成译码器1.二进制译码器（变量译码器）图 74LS138符号图和管脚图(a) 符号图; (b) 管脚图表变量译码器种类很多。
常用的有：TTL 系列中的54/74HC138、 54/74LS138；CMOS 系列中的54/74HC138、54/74HCT138等。
图所示为74LS138的符号图、管脚图， 其逻辑功能表如表所示。
74LS138译码器功能表97123456A 0CC Y 0Y 1Y 2Y 3Y 4Y 5Y 6A 1A 2E 2A E 2B E 1Y 7(a )(b )由功能表可知，它能译出三个输入变量的全部状态。
该译码器设置了E 1，E 2A ，E 2B 三个使能输入端, 当E 1为1且E 2A 和E 2B 均为0时, 译码器处于工作状态，否则译码器不工作。
2. 非二进制译码器非二进制译码器种类很多, 其中二 -十进制译码器应用较广泛。
二 -十进制译码器常用型号有: TTL 系列的54/7442、54/74LS42和CMOS 系列中的54/74HC42、54/74HCT42等。
图所示为74LS42的符号图和管脚图。
该译码器有A 0～A 3四个输入端, Y 0～Y 9共10个输出端, 简称4线-10线译码器。
74LS42的逻辑功能表如表所示。
图 74LS42二 十进制译码器(a) 符号图; （b ） 管脚图表 74LS42二--十进制译码器功能表由表知，Y 0输出为Y 0= 当 A 3A 2A 1A0=0000时， 输出Y 0=0。
它对应的十进制数为0。
其余输出依次类推。
3. 显示译码器显示译码器常见的是数字显示电路, 它通常由译码器、驱动器和显示器等部分组成。
A 074LS42Y 0A 1A 2Y 1Y 2Y 3Y4Y 5Y 6Y 7123456781234567816151413121110974LS420GN D CC Y 0Y 1Y 2Y 3Y 4Y 5Y 612Y 7(a )(b )Y 8Y 99A 33Y 9Y 81) 显示器件数码显示器按显示方式有分段式、 字形重叠式、 点阵式。