反激式电源设计及应用

反激式电源设计及应用变压器有两种绕法:顺序绕法和夹层绕法.这两种绕法对EMI和漏感有不同的影响.顺序绕法一般漏感为电感量的5%左右,但由于初,次级只有一个接触面,耦合电容较小,所以EMI 比较好.夹层绕法一般漏感为电感量的1-3%左右,但由于初,次级只有两个接触面,耦合电容较大,所以EMI 比较难过.一般30-40W以下,功率不大,漏感能量还可以接受,所以用顺序绕法比较多,40W以上,漏感的能量较大,一般只能用夹层绕法.变压器的漏感主要与哪些因素有关绕组顺序:夹层绕法一般是先初级,后次级的1/2-1/3.变压器形状:长宽比越大的变压器漏感越小.先初級1/2-次級-初級1/2,大家叫這為三明治繞法夹层?好象是先原边的二分之一,再逼边,再原边的二分之一吧!(1)变压器由于绕制造成的耦合电容偏差对变压器有那些指标有影响?(2)如你所说,顺序绕法露感较大,耦合电容较小,EMI较好,怎样从理论上解释耦合电容小EMI小这一问题?当然我想你这是从变压器本身来说的,从整个电源来说,漏感较大的话,整个产品的EMI 是不好的.所以我到认为,漏感的因素比耦合电容更能引起EMI难过,我这样说有道理吗?(3)在提到屏蔽层时,我有点不明白屏蔽绕组在变压器中是怎样设计的?耦合电容是最大的共模干扰传导途径.<br>漏感产生的干扰频率比较低,也容易处理这个电容到底起到什么作用?<br>通常的隔离变换器中,在原边和副边需接一个或两个耐高压隔离电容,通常也很小,这个电容到底是起到什么作用呢?事实也是,如果这个电容取得不当,会影响到输出噪声指标?不知cmg老哥对这个电容怎么看?还有就是这个电容连接到原副边,是接两个地呢,还是接输入地端和输出正端...?并不是说不能用三名治饶,功率稍微大一点也只能用这个方法.否则漏感太大.<br>只是干扰大小的问题,当然在小功率的时候有更多的考虑,比如取消共摸电感,来降低成本.我发现个有趣的问题,以前我也一直是认为更小的耦合电容对EMI有更多的好处.但我在最近的实验中发现当我把漏感控制在0.5%-0.8%时,整机电源的效率显著上升,再测传导和辐射发现原本辐射超过标准2个DB变成留有6.4DB余量. (说明:电源输出电压19V,功率75w.采用四段式绕法)漏感小后,MOS关断时D-S端的震荡波形的幅度会减小,而这是最重要的干扰源,小了干扰能量会降低.在反激式开关电源中,变压器相当于电感的作用.在开关管导通时,变压器储能,开关管关断时,变压器向次级释放能量.那么功率由开关管导通电流确定还是电感量确定?在反激开关电源变压器设计时,如何计算变压器的气隙?能否详细介绍开关电源的斜率补偿的作用,原理?功率既不是由电感量确定,也不是由开关管确定,是由你的需要确定.一般程序是这样,由功率和经验效率确定变压器的型号,也可以由“AP”等书上介绍的方法确定变压器,我一般是根据经验确定,要求比较严格时用允许温升确定变压器型号.确定变压器后其他参数可算出.包括开关管的电流,这样就可以选管子.变压器的气隙有相关的公式计算,但注意气息一般不要大于1毫米,否则可能引起边缘磁通效应使初级有过热点.反激电压方式不需要斜率补偿.电流方式大于50%脉宽,或为了防止噪音影响需要加,计算方法可参考3842应用指南.变压器的两种屏蔽层.<br>在小功率电源变压器中,一般有两种两种屏蔽层,铜薄和绕组.铜薄的原理是切断了初次级间杂散电容的路径,让其都对地形成电容,其屏蔽效果非常好,但工艺,成本都上升.绕组屏蔽有两种原理都在起作用:切断电容路径和电场平衡.所以绕组的匝数,绕向和位置对EMI的结果都有很大影响.可惜我不会在这里画图来讲解,总之有一点:屏蔽绕组感应的电压要和被屏蔽绕组工作时的电压方向相反.屏蔽绕组的位置对电源的待机功耗有较大的影响.下节讲变压器浸漆和屏蔽绕组位置对待机功耗的影响.你说的屏蔽层是不是这个意思<br>只是起隔离作用的一个隔离层?(对不起,我接触的都是些通讯电源和仪表电源都是体积小的二次片式电源,所用的变压器也都是采用体积小的表贴变压器,没有用什么屏蔽层,也没有见过其它同类电源用屏蔽层),你所说的用了屏蔽层的电源主要用在哪方面?这样一来是不是体积就大了呢?还有你的“屏蔽绕组感应的电压要和被屏蔽绕组工作时的电压方向相反” 是什么意思?还有,你的屏蔽绕组输出接哪儿?最好能图文结合,这样大家的兴趣不是就来了吗?屏蔽的“接地”<br>屏蔽在初次级间时,其接地可以不接,接原边地,接次边地,接大地几种形式,一般接原边的地的情况较多.不知道cmg兄是如何处理的.变压器的外部加屏蔽,特别在flyback中,由于要加气隙,在批量小或简单起见,不是只在中间加,而是磁心截面全有气隙,为减小外部气隙的磁场干扰,而加屏蔽的,此屏蔽一般接大地.是EMI屏蔽,非安全屏蔽.<br>可以接原边的地线,也可以接原边的高压端,EMI几乎没有分别,因为有高压电容存在,上下对共模信号(一般大于1M后以共模干扰为主)来说是等电位的.变压器的外部屏蔽可以不接,也可以接初级地线,其对EMI的影响看绕组内部的情况,但注意安规的问题,接初级地线,磁芯就是初级.屏蔽绕组对变压器的工作有影响<br>屏蔽绕组为了起到很好的作用,一般紧靠初级,这样它跟初级绕组之间形成一个电容,屏蔽绕组一般接初级地线或高压端,这个电容就相当于接在MOS的D-S端,很明显造成很大的开通损耗.影响了待机功耗,对3842控制来说还可能引起空载不稳定.当然,加屏蔽也会使漏感增大,但此影响在空载时是次要的.理论上关断损耗会小.<br>但由于关断电路作用都很强,MOS速度又快,所以对关断的损耗影响很小.另外屏蔽引起的损耗严格来说不全算开通损耗,有一部分是导通损耗,在开通瞬间和导通后,电容放电.用电流探头可以很明显看到导通瞬间有一个很大的尖峰.我看到很大的电流尖峰,你说的尖峰是不是在FLYBACK的MOSFET开通时有一个很大的尖峰,我以前一直没法理解这是怎么来的,但我的变压器好象没有什么屏蔽呀,只是中间加了绝缘胶带如果你能反饶也可以,但在生产工艺上是不可能的.<br>可以改变绕组从左到右,或从右到左的方向.可能你没有接触过工厂的生产过程.<br>骨架换方向当然可以,但生产效率差不多降低40%.变压器的价格就上来了.1.实际的电容总有感抗成分在内,在共模频率内,接高压端和地线真对EMI没有分别吗?2. \"变压器的外部屏蔽可以不接,也可以接初级地线,其对EMI的影响看绕组内部的情况\",能详细说明一下吗?比如顺绕和夹绕时外部屏蔽该怎样处理呢?3.\"磁芯就是初级\"是什么意思?第一个确实几乎没有影响,我测过很多.第二个有很多情况,我不一一细说,只告诉你一个原则,绕组最外层如果工作时电压变动大,则接地有巨大的影响,如果变动小,也有影响,但不是很大,当然电源功率本身很大时最好接地.第三个是安规的问题,已经有人说了.3倍之说需要查安规.<br>但其原理是明显的,如果安全屏蔽的保险丝电流额定值比电源保险丝小或一样大,则发生短路时可能安全屏蔽的保险丝先断,起不到安全屏蔽的作用.至于外部屏蔽,首先要满足安规的要求,在此前提下,当然宽一些会好一点,但增加了成本,只要把两半磁心的结合面包住就好了,还有一个更好的方法,让铜带直接接触磁心.反激式电源的开关过程分析.<br>我看到有个帖子在讨论此问题,所以需详细写一下.我看到有个帖子在讨论此问题,所以需详细写一下.很多人对反激电源开关转换期间的过程不清楚,以至于产生电流突变等想法.我来详细解释一下:MOS关断后,初级电流给MOS输出电容和变压器杂散电容充电(实际杂散电容放电,为简单,我们统一说充电),然后DS端电压谐振上升,由于电流很大,谐振电路Q值很小,所以基本上是线形上升,当DS端电压上升到在次级的电压达到输出电压加整流管的电压后,本应该次级就导通,但由于次极漏感的影响,电压还会上升一些来克服次级漏感的影响,这样反映到初级的电压也略高于正常反射电压,在这样条件下,次级电流开始上升,初级电流开始下降,但不要忘记初级的漏感,它由于不能偶合,所以它的能量要释放,这时是漏感和MOS输出电容,变压器杂散电容谐振,电压冲高,形成几个震荡,能量在嵌位电路消耗掉,这里要注意一点,漏感的电流始终是和初级电流串联的,所以漏感电流的下降过程就是次级电流的上升过程,而漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的,此差越大,下降越快,转换过程越快,明显效率会提高,转换的过程是电压电流叠加的过程.用RC做吸收时,由于稳态时C上的电压和反射电压差别不是太大,所以转换过程慢,效率低,用TVS 做吸收时,其允许电压和反射电压差很多,所以转换快,效率高,当然RC耗电是另一个方面.我曾经在21ic上请教过您一些问题,对于mos的关断,通过您上序的分析,已经很透彻了,其他拓扑应是同样的原理,比如正激,在mos关断后,副边折射电流与激磁电流对coss充电,电压上升到vin 后,按理折射电流应变为零,但正由于漏感的影响,使电流并不太图变只剩下激磁电流,正是这个原因,导致电流与电压重叠时间过长,mos端并电容也没有明显效果,所以只能减少漏感来减小关端重叠时间,实现零电压关端,我要问的是激磁电感与漏感在一个什么样的比列下才算正常呢,我目前变压器激磁电感20uh,漏感为2uh,我总怀疑漏感太大,您说有无道理呢?基本同意说明有些不认同,说出来共同分析一下.<br>你的1得出的结论是不对的,和我的原意不符.可能我的语文表达差一些.我的意思是初级电压上升,次级也跟着生,当次级的电压达到次级输出电压加整流管的压降后,次极整流管应该导通.1、不清楚“杂散电容放电”2、“漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的”,嵌位电路电容上的电压不是由反射电压决定的吗?(当然和R的放电也有关).3、假如正激式电源输出不要储能电感,会怎样?(如有必要,我可以按我的疑惑画个原理图,贴在这儿)4、能不能详细说说RCD吸收回路吸收初级电感储能的情况,能不能避免?5、请回复一下SOMETIMES的“faraday screen and safety screen ”中的疑问好吗?1、与其说“杂散电容放电” ,不如杂散电容反向充电来得准确.2、“漏感电流的下降过程是由嵌位电路电容上的电压和反射电压的差来决定的”,无论怎样,漏感电流的下降过程是非常剧烈的,故而激起的自感电压是远高于副边反射电压(MOSFET关断的尖峰应是因此而起),关断时刻RCD上的电压应由自感电压决定,而和反射电压无关.3、这个问题单列出去算了.4、RCD吸收回路吸收初级电感储能是因为与反射电压串联,反激过程始终存在.用TVS,选择合适的工作电压可避免之.是由电磁定律决定的:u=l di/dt;其中l是原边漏感,其电流的变化必然感应出一相应电压,此电压值由外部电路决定,由公式可知,感应电压越高,电流变化越快,开关管上的电压电流交叉时间越短,关断损耗越小.(因漏感与原边励磁电感串联,故原边漏感厨师电流等于开关管关断时的电流值.)1.怎么说都没有关系,关键是理解这个过程,MOS导通时杂散电容电压是上正下负,转换过程结束后是下正上负.2用RCD吸收,漏感电流下降激起的电压一般不会高于副边反射电压.C上的电压是反射电压和漏感电压的和,当MOS关断时,C上的电压和反射电压的差决定了漏感的电流下降速度,差U=Llou*dI/dT.当然C上的电压也包括漏感引起的一个尖峰,C越大时此尖峰也越小.用TVS时因为没有C,此尖峰就是TVS的稳压值.4.这个问题实际上已说过,RCD的能量有两部分,漏感能量和一点励磁能量,原因很简单:我们设想变压器没有漏感,MOS关断时反射电压还是加在R上,当然要耗能.1、你用安培环路定律做个积分看看.2、反激变压器的电流是从异名端流出去的,你用右手螺旋定责看看是不是和先前的磁场方向一致.对你的第一个问题结论并不正确,根据变压器线圈的比例关系,可以确定变压器初次级的电压,一般正向道通时次级反压由初级电压和线圈比例关系相乘决定,而关断时边压器储能相当于电源向次级供电,这时的电压由次级决定,在而实际能量变换是变压压起要求输出一定的功率,相当于变压器输出一定的功率,由负载电阻决定输出电压,而这个电压再根据变压器线圈比例反馈到初级.所以初级和次级的电压关系主要由线圈的匝数比例决定的,在相同的电路下如刚上电时,次级电压很底,这时初级开关的损耗是会减小,但要知道减少的只是初级MOS管的开关损耗(包括漏感).另外输出电压很底,整流管的损耗比例相对会成主要的损耗,所以实际电路联系很多,很多电路都是矛盾的,好的设计就是要找到最佳点一个经验值.<br>顺序绕法(先初级,后次级)一般漏感为电感量的5%左右.三明治绕法,一般在3%以下,用屏蔽好的磁心和绕线顺序可达1%以下.RCD吸收回路,如果電容很大,但RC時間常數還是開關周期的1/10到1/5.那損耗就會很大.會不會RC回路不隻吸收漏感能量,還消耗了一部份初級電感蓄積的能量.也就是說,當MOSFET關斷後,變壓器初級電感蓄能大部分通過次級釋放,還有一部分被RC回路吸收.加上電容上的直流電壓(n*(V o+Vd))在電阻上的損耗會很大.首先加在電容上的直流電壓不是(n*(V o+Vd)),如果是这个电压,则电源的转换时间将非常长.一定会比这个电压高.其次,RCD吸收回路吸收的能量恰恰向你说的,是由两部分组成,一部分是漏感的能量,还有一部分是初级电感储能.这后一部分是很多人不会想到的.RC吸收电路的设计.<br>开关管和输出整流管的震铃是每个电源设计工程师最讨厌的事情.过度的震铃引起的过压可能使器件损坏,引起高频EMI问题,或者环路不稳,解决的办法通常是加一个RC吸收电路.但很多人不知该如何选取RC的值.首先在不加吸收电路轻载下用示波器测量震铃的频率,但注意用低电容的探头,因为探头的电容会引起震铃频率的改变,使设计结果不准.其次,在测量震铃频率时尽可能在工作的最高电压下,因为震零的频率会随电压升高而变化,这主要是MOS或二极管的输出电容会随电压而变化.震零产生的原因是等效RLC电路的震荡,对于一个低损的电路,这种震荡可能持续几个周期.要阻尼此震荡,我们要先知道此震荡的一个参数,对MOS,漏感是引起震荡的主要电感,此值可以测出,对二极管,电容是主要因素,可以有手册查出.计算其阻抗:知道L,则Z=2*3.14*f*L;知道C,Z=1/(2*3.14*f*C).先试选R=Z,通常足可以控制震铃.但损耗可能很高,这时需要串联一个电容来减小阻尼电路的功率损耗.可如此计算C 值:C=1/(3.14*f*R).增加C值损耗就增加,但阻尼作用加强,减小C值当然是相反的作用.电阻的损耗P=C*(V*V)Fs.当然在某些电路形式里面损耗可能是0.5P. 实际中,可依计算的值为基础,根据实验做一些调整.不知哪位高手可以帮帮忙,替我写几部分,谢谢!当然,如果大家感觉没什么意思,就结束这个专题.1)RCD吸收电路的设计方法.2)反激电源多路输出交叉调整率的产生原因和改进方法.3) 开关电源电磁干扰产生的原因及对策.4)反激电源的控制环路零,极点分析及环路定性分析(定量分析要占用大量的时间和篇幅)5)大功率反激电源:双管反激.6)反激电源的软开关和无损吸收.变压器因为已经有很多帖子了,在此专题里面不在赘述.千万不要忽视理论!<br>理论是指导实践的,这是真理,如果没有理论,当你有问题时就无处下手,有的人就到处改,到处试,改好了也不知道其所以然.要知道,电源设计应该是一个严格的数学过程,如果不能做到这一点,说明还有很多东西需要学习.如果我真写书的话,每一点都会有理论解释,只是在BBS上,画图,写公式都很麻烦(实际上我根本就不知道怎么弄),所以只能写几句.刘胜利很熟悉,还送了我一本书,他的书基本上是实验数据堆起来的,很佩服老刘的精神,很大年纪了还在做实验研究.不过老人家很好玩:你跟他讲话一定要先让他讲完,否则插不进嘴.反激电源多路输出交叉调整率的产生原因和改进方法.<br>理论上反激电源比正激电源更使用于多路输出,但实际上反击电源的多路输出交叉调整率比正激电源更难做,这主要是正激后面加了个偶合电感,而反激的漏感不是零.很多人做反激电源时都遇到这个问题,一路输出稳定性非常好,但多路输出时没有直接取反馈的路的电压会随其他路的负载变化而剧烈变化,这是什么原因呢?原来,在MOS关断,次级输出时能量的分配是有规律的,它是按漏感的大小来分配,具体是按匝比的平方来分配(这个可以证明,把其他路等效到一路就可得出结果)如:5V 3匝,漏感1uH,12V 7匝,如果漏感为(7/3)(平方)*1=5.4uH,则两路输出的电流变化率是一样的,没有交叉调整率的问题,但如果漏感不匹配时,就会有很多方面影响到输出调整率:1.次级漏感,这是明显的; 2,输入电压,如果设计不是很连续,则在高压时进入DCM状态,DCM时由于电流没有后面的平台,漏感影响更显著. 改进方法:1,变压器工艺,让功率比较大,电压比较低的绕组最靠近初级,其漏感最小,电压比较高,功率比较小的远离初级,这样就增加了其漏感.2,电路方法,电压输出较高的绕组在整流管前面加一个小的磁珠或一个小的电感,人为增加其漏感,这样电流的变化率就接近于主输出,电压就稳定.3,电压相近的输出,如:3.3V 5V,按我们的解释其漏感应该差别很小,这时就要把这两个绕组绕在同一层里面,甚至有时候5V要借用3.3的绕组,也就是所谓的堆叠绕法,来保证其漏感比.另外有时候电压不平衡是由于算出的匝数不为整数造成的,如半匝,当然半匝是有办法绕的,但半匝的绕法也是很危险的(可参考其他资料),这是我们可以通过二极管的压降来调整,如12V用7匝,5V用3匝,如果发现12V偏高,则12V借用5V的3匝,但剩下的4匝的起点从5V输出的整流管后面连接,则12V的整流管的压降为两组输出整流管的压降和,如:0.5(5V)+0.7(12V)=1.2V,另外12V输出负载变化时,其电流必然引起5V 整流管的压降变化,也就是5V输出变化,而5V的变化会通过反馈调整,这样也间接控制了12V.1、关于匝比平方的问题是这样的:电感值L=匝数的平方*AL(磁芯的电感因子).本质上还是电感量的问题.能量:P=1/2LI^2.2、漏感随便怎么调,如果不采取稳压措施一个绕组的负载状态(I)都会影响另一绕组.(个人观点)1.你说的问题是电感的电感量,而漏感是不遵守这个规律的,你可以把其他组的电压,电流,漏感等效到一组,然后就看到我的结论,只有每个绕组的电流上升率一样时,理论上电压就不会再随负载而变化.2.因为漏感受很多因素的影响,不可能完全调整到理想状态,所以实际上一个绕组还会影响另一个绕组,但可以把这个影响减到实际产品可应用的水平,而不需要加二次稳压.这个指的是每路输出的实际功率是看其负载的大小,而我说的是交叉稳定性,是两个事情,交叉稳定性不好时,其电压值在负载大小变化时变化很大.从一个朋友的角度我建议你还是先去多学点东西,再来发帖.<br>其实这是一个改进交叉调整率的方法之一,并不矛盾.其实还有很多方法来改进交叉调整率,如减小RCD电路的电阻,但会造成很大的耗能,所以没列在里面,还有能量再生绕组,它是把能量反送会电网,属于反激软开关的类型之一.你写了这么多,其实我看的出来,你压根就没理解我的说法.我已经告诉你怎么去把结果推出来,为何不去实验以下,你说我的方法无法实现,为何不照我由此推出的改进方法去试一下,实际上我已经帮很多人用此方法改进了交叉调整率,特别是在DVD,DVR,DVB里面.我将不再回复此帖,信不信由你.。