模块八(修改)时序逻辑电路及应用(二)

Q n1 JQ n KQ n
将驱动方程代入特性方程，可得各触发器的状态方程：
Q1n1 Q1n
n1 n Q2 Q1nQ3nQ2n Q1nQ2
n1 n Q3 Q1nQ2nQ3n Q1nQ3
3.列状态转换表： n n n 设电路的初始状态开始，把Q3 Q2 Q1 000 代入各触发器的状态方程和输出方程，得
4.双向移位寄存器 （1）既可以左移又可以右移的寄存器称为双向移位寄存器。 （2）图13.18所示为四位双向移位寄存器。
在图13.18中，X是工作方式控制端。当X=0时，实现 数据右移寄存功能；当X=1时，实现数据左移寄存功能； DSL是左移串行输入端，而DSR是右移串行输入端。 74LS194典型的双向移位寄存器，如图13.19所示。 其逻辑功能图如13.7所示。
例：图13.14是由D触发器组成的四位寄存器，其工作原 理如下：
当异步复位端 R 为低电平，寄存器清零。 当异步复位端 R 为高电平，无CP脉冲到来寄存器保持原
n1 n1 n1 状，CP上升沿到来后置数。有Q3n1Q2 Q1 Q0 D3 D2 D1 D0
构成寄存器的常用芯片有74LS77（四位双稳锁存器）、 74LS100（八位双稳锁存器）、74LS174（六位寄存器）等
保持功能：当 CR 1且 CTP CTT 0 时，输出不变。 计数功能：当CR LD CTP CTT 1，且 CP CP 时，计数器才开始加法计数，实现计数功能。
2.任意进制计数器 以集成同步计数器74LS161为例， （1）直接清零法。 概念：利用芯片的复位端 CR 和与非门，将N所对应的输 出二进制代码中等于“1”的输出端，通过与非门反 ，使输出回零。 锁到集成芯片的复位端 CR 例如：用74LS161芯片构成十进制计数器，令 CTP CTT 1 ，因为N=10，对应二进制代码为1010，将输出端 Q3 Q1 通过与非门接至74LS161是复位端， 电路如图13.12所示，实现N值反馈清零法。
二、555定时器的基本应用电路 1.施密特触发器
（1）一种脉冲信号变换电路，用来实现整形和鉴波。 （2）可以将符合特定条件的输入信号变为对应的矩形波 这个特定条件是：输入信号的最大幅度要大于施密特 U R1 触发器中555定时器的参考电压 2 U U DD 当定时器控制端S悬空或通过电容接地时， R1 3 当定时器控制端S外接控制电压 U S 时，则 U R1 U S
n1 n n n n n Q2 J 2 Q2 K2Q2 Q2 Q1 Q0 (CP )
（3）求出对应状态值。列状态表，如表13.4所示。
画状态图如图13.10（a）所示，时序图如图13.10（b）所示。
（4）归纳分析结果：此电路循环过程包括了五个有 效输出状态，是具有启动功能的同步五进制加法计数器 。
二、同步集成计数器 1.集成同步计数器74LS161 74LS161是一种同步四位二进制加法集成计数器。 逻辑功能如表13.5所示。
复位功能：当复位端
时，输出全为零，实现异步清除功能。 CR 0
同步预置数功能：当 CR 0， LD 0 并且CP CP 时，
Q3Q2Q1Q0 D3 D2 D1D0 ,实现同步预置数功能。
当 U TH U R1 ,集成运放 A1 输出UO1 0 当 U TH U R1,集成运放 A1 输出 U O1 1
A2 用来比较参考电压 U R 2和高电平触发端电压 U TR
当 UTR U R 2 ,集成运放 A2 输出 U O 2 1 当 UTR U R 2 ,集成运放 A2 输出UO2 0
8.2.1时序逻辑电路概述
一、时序逻辑电路的特点：
1.时序逻辑电路包含组合逻辑电路和存储电路两部分 2.存储电路的状态反馈到组合逻辑电路的输入端，与 外部输入信号共同决定组合逻辑电路的输出。 时序逻辑电路 的结构框图如图13.1所示
时序逻辑电路输入输出信号的关系可以用下列3式 来表示：
输出方程： Z F 1 X , qn 驱动方程:
n Q1n1 Q2 (CP )
n1示，根据表13.6可画 出时序图如图13.17所示。
（6）确定时序电路的逻辑功能。 右移移位寄存器电路中，随着CP脉冲的递增，触发 器输入端依次输入数据D,称为串行输入，输入一个CP脉 冲，数据向右移动一位。
三、移位寄存器的应用
1.实现数据传输方式的转换 数据的传送方式有串行和并行两种。而移位寄存器 可实现数据传送方式的转换。如图13.16所示，既可以 将串行输入转换为并行输出，也可以将串行输入转换为 串行输出。
2.构成移位型计数器 （1）环形计数器如图13.20（a）所示。
实现环形计数器时，必须设置适当的初态，且输出 端初始状态不能完全一致，这样电路才能实现计数。
3.时序波形图 用时序波形图描述时序电路，便于了解电路的工作过 程，可以对电路中的各种信号与状态之间发生转换的时 间顺序有一个直观的认识。
8.2.2 时序逻辑电路的分析
一、时序逻辑电路的分析方法 时序逻辑电路的分析是指有给定的时序逻辑电路说明 其逻辑功能的分析方法，对于给出的时序逻辑电路可按下 述步骤进行分析： 1.根据给定的逻辑图写出各触发器的时钟方程、驱动方程 和输出方程。 2.把驱动方程代入相应触发器的特性方程，求出各触发器 的状态方程。 3.把电路的输入信号和现态的各种可能取值组合代入状态 方程和输出方程，求出相应的次态和输出信号值，列出正 值表。 4.画出状态图或画出时序波形图。 5.检查电路能否自启动并说明其逻辑功能。
n 驱动方程：J 0 Q2 , K0 1
n n J1 Q0 , K1 Q0
n n J 2 Q0 Q1 K 2 1
（2）求各触发器的状态方程。
n1 n n n n Q0 J 0 Q0 K0Q0 Q2 Q0 (CP )
n n n Q1n1 J1 Q1n K1Q1n Q0 Q1n Q0 Q1 (CP )
n1 n1 Q1n1 1, Q2 0, Q3 0, F 0
将这一结果作为新的现态在代入方程进行计算。最 后得到完整的状态转换表如表13.1所示。
4.画状态图和时序图
5.说明逻辑功能： 由以上分析可以看出，电路状态在每加入6个时 钟脉冲信号时循环变化一次。这个电路具有对时钟脉冲 信号计数的功能，即一个同步六进制计数器。
(1)分压器：三个等值电阻串联而成， 作用：为比较器提高两个参考电压 2 1 U U U U DD 若控制端悬空或通过电容接地，则 R1 DD R2 若控制端外加控制电压
U R1 U S 则：
3 U U R2 S 2 3
(2)比较器：由两个结构相同的集成运放构成。
A1 用来比较参考电压 U R1和高电平触发端电压 UTH
（4）归纳分析结果确定电路逻辑功能 经分析此电路经过八个CP脉冲完成一个循环过程。 此电路为同步三位二进制（或一位八进制）减法计数器。
2．同步非二进制计数器 例13.4 试分析图13.9所示同步非二进制计数器电路的逻 辑功能。
解：（1）写相关方程式。 时钟方程：CP 1 CP 2 CP 0 CP
n n Q1n1 J1 Q1n K1Q1n Q1n Q0 Q1nQ0 (CP ) n1 n n n n n n Q2 J1 Q2 K 2Q2 Q2 Q1n Q0 Q2 Q1n Q0 (CP )
（3）求出对应状态值。列状态表如表13.3,状态图和时 序图如图13.8所示。
（4）其功能分析如下: 时钟方程: CP 1 CP 2 CP 3 CP 0 CP
n 驱动方程： D0 Q1n D1 Q2 D3 D n1 D触发器的特征方程：Q D(CP ) （5）求各触发器的状态方程。
n1 Q0 Q1n (CP )
n1 n Q2 Q3 (CP )
(3)基本RS触发器
Q 1;当RS=10时，Q=1， Q=0， 当RS=01时， Q 0
(4)开关及输出 放电开关由一个晶体三极管组成，其基极受基本RS触 发器输出端控制。
当 Q 1,三极管导通，三极管向外电路提供放电的通路； 当 Q 0 三极管截止，放电通路被截断。
2.555定时器的逻辑功能 以单时基双极型国产5G555定时器为例，其功能如表13.8所示
二、同步时序电路分析举例。 例13.1 试分析图13.3所示时序电路的逻辑功能。
解：1.写方程：
1 CP 2 CP 3 CP 时钟方程：CP
n n n n J 1 , J Q Q , J Q 驱动方程： 1 2 1 3 3 1 Q2
输出方程：F Q1nQ3n
2.求状态方程：JK触发器的特性方程为
y F2 X , qn
状态方程： Qn 1 F3 y, qn
二、时序逻辑电路的逻辑功能的描述方法
1.逻辑电路图 最常用的存储器件是触发器 2.状态转换图 。 用状态图描述时序电路的逻辑功能，不仅能反映 输出状态与输入之间的关系，还能反映输出状态与电路原 来状态之间的关系。 状态图的构成如图13.2所示
例：用74LS161芯片构成二十四进制计数器。 因N=24（大于十六进制），故需要两片74LS161. 接法如图13.13所示。
13.4寄存器
一、寄存器 1.寄存器用于寄存一组二进制代码， 2.由具有存储功能的触发器组合起来构成的. 3.一个触发器可以存储1位二进代码，存放n 位二进制代码的寄存器需要n个触发器来构成。 4.按功能寄存器可分为：数码寄存器和移位 寄存器。
J1 Q0n , K1 Q0n
n n J 2 Q0 Q1
n n K2 Q0 Q1
（2）求状态方程：JK触发器的特性方程为：
Qn1 JQ n KQn (CP )
将驱动方程分别代入JK触发器特性方程，可得状态方程：