基于DSP的软件锁相环
DSP逆变电源并联系统锁相环设计
DSP逆变电源并联系统锁相环设计摘要：提出了一种基于DSP的消除SPWM全桥逆变器直流偏磁问题的控制方案，采用TI公司的DSP芯片TMS320F240来实现。
在一台400Hz6kW样机上进行了实验，实验结果表明该方案能较好地解决全桥逆变器中的直流偏磁问题。
本文引用地址：/article/264220.htm关键词：全桥逆变器;直流偏磁;正弦波脉宽调制1引言近年来，SPWM逆变器已经在许多交流电能调节系统中得到广泛应用，相对于半桥而言，全桥逆变器的开关电流减小了一半，因而更适合于大功率场合。
在SPWM全桥逆变器中，为实现输入输出之间的电气隔离和得到合适的输出电压幅值，一般在输出端接有基频交流变压器。
而在输出变压器中，由于各种原因引起的直流偏磁问题致使铁心饱和，从而加大了变压器的损耗，降低了效率，甚至会引起逆变器颠覆，严重影响了SPWM全桥逆变器的正常运行，必须采取措施加以解决。
随着高频开关器件的发展，模拟瞬时值反馈控制使SPWM逆变器获得了优良的动态响应特性和较小的谐波畸变率。
但模拟控制存在着分散性大、温度漂移及器件老化等不利因素，因而给设备调试及维护造成许多困难。
数字控制克服了模拟控制的上述缺点，并具有硬件简单、调试方便、可靠性高的优势，因而引起了高度的重视。
本文在对SPWM全桥逆变器中输出变压器直流偏磁机理分析的基础上，提出了一种数字PI控制方案，通过采样输出变压器原方电流来调整触发脉冲宽度。
该方案利用DSP芯片TMS320F240在一台全数字化6kW、400Hz中频逆变电源上得以实现，实验结果表明所提出的方案较好地抑制了输出变压器的直流偏磁。
2直流偏磁DSP控制的SPWM全桥逆变器如图1所示。
直流偏磁是指由于输出变压器原边电压正负波形不对称，引起变压器铁心工作磁滞回线中心点偏离零点，从而造成磁工作状态不对称的现象。
变压器工作时，磁感应强度B的变化率为B=dt(1)励磁电流Iμ的变化率为Iμ=dt(2)图1DSP控制的SPWM全桥逆变器图2无直流偏磁时波形图(a)SPWM波形(b)磁感应强度B(a)SPWM波形(b)磁感应强度B图3有正直流偏磁时波形图式中：U1——变压器原边电压;N1——变压器原边绕组匝数;Ae——变压器铁心截面积;Lo——变压器铁心磁路长度;μ0——空气磁导率;μr——变压器铁心相对磁导率。
基于DSP2812的全新数字锁相环
（） 系统发热量降低 ， ３ 安全性提高 ， 维护工作量减少 ； （） 完善制动效果 ， ４ 适应快 速制动和频繁 制动 的工
程需求【【。 ５ｌ 】 ６
进 行 比较 ， 得到误 差相位 （ 由误 差相位 产生误 差 电 ｆ ），
压 （）， 差 电压在 经过 Ｆ（ ） ｆ 误 Ｐ 的过滤后得 到控制 电压
频率上【。
（） 制动产生 的能量 得到 回收 利用 ， ２ 系统的效率大
大提 高 ， 与此 同时 ， 电网 品质不受 影响 ；
４ 锁 相 环 的 数 学 模 型
锁 相环 是 一个 相 位负 反 馈 的误差 控 制 系统 。 如 图 ３所示 ， 系统 的输入 相 位 Ｏ（） １ｆ 与反 馈 的输 出相位 ０ （） ，，
所 示 。传 统 的直 流母 线之 间接 通一 个 能耗 电阻来 释放 能量 的方 法 ， 虽然 可 以在一 定程 度上 消耗 产 生的 能量 ， 但如果 电动机 制动频 繁或 长期带位 势负载 运行 ， 能量 则 浪费严 重 ； 而且 由于 电阻发热 ， 环境 温度升 高 ， 影响系统 的可靠 性 。采用 能量 回馈控 制系统 可 以解 决上述 问题 ，
滤波器 滤除高 频分量后 ， 得到 的平均值 电压 即图 中所 所 示控制 电压朝着 减小 ＶＣ 输 出频 率和输入 频率之 差的 Ｏ 方 向变 化 ， 直至 ＶＣ０ 输 出频 率和 输入信 号频率 获得一 致 。此 时两个 信号 的频 率相 同 ， 位差保 持恒定 的状态 相
即称 作 相位锁 定 。 当锁相 环入 锁 时 ， 还具有 “ 它 捕捉 ”
即与 电网同 步 ， 则会 对 电 网造 成污 染 ， 响 电网正 常 否 影
实 现高 精 度 锁相 控 制 的方 法 ， 给 出 了实验 板 的 仿真 并
基于DSP的软件锁相环的实现
基于DSP的软件锁相环的实现点击数：140洪君，黄沃林，罗剑（广州骏发电气有限公司，广东广州511400）摘要针对传统锁相环存在硬件电路复杂、易受外界环境干扰及锁相精度不高等问题，介绍了一种基于数字处理器TMS320F2812 实现对电网电压软件锁相功能的设计方案，并给出了过零检测电路和部分软件设计流程图。
通过实验证明，软件锁相环能够对基波及一定频率范围内的谐波电压实现准确的相位锁定，由于软件锁相环功能主要由DSP完成，简化了硬件电路，具有更强的抗干扰能力和实际应用效果。
关键字软件锁相环；过零检测；相位捕捉AbstractKeywords0 引言准确获取电网基波及谐波电压的相位角，在变频器、有源滤波器等电力电子装置中具有重要的意义，通常需要采用锁相环得以实现。
传统锁相环电路一般由鉴相器、环路滤波器、压控振荡器及分频器组成，其工作原理是通过鉴相器将电网电压和控制系统内部同步信号的相位差转变成电压信号，经环路滤波器滤波后控制压控振荡器，从而改变系统内部同步信号的频率和相位，使之与电网电压一致。
传统锁相环存在硬件电路复杂、易受环境干扰及锁相精度不高等问题，随着大规模集成电路及数字信号处理器的发展，通过采用高速DSP 等可编程器件，将锁相环的主要功能通过软件编程来实现。
本文设计的锁相环控制系统采用数字处理器TMS320F2812 芯片实现对电网基波及特定次谐波电压相位的跟踪和锁定。
1 软件锁相环的设计方案1.1 工作流程基于DSP的软件锁相环设计此方案的基本思路是通过采样电压过零点获取同步信号，采用DSP 内部定时器的循环计数产生同步信号来实现压控振荡器和分频器的功能，即通过改变定时器的周期或最大循环计数值的方法来改变同步信号的频率和相位，同时对电压进行A/D 转换及数据处理，得出基波及谐波电压的相位与频率，调整SPWM 正弦表格指针地址完成对基波及谐波电压的锁相功能，其工作流程如图1 所示。
通常，过零信号可以通过检测电网三相电压中任一相的过零点获取。
最新-基于定点DSP的软件锁相环的设计和实现 精品
基于定点DSP的软件锁相环的设计和实现摘要软件锁相环是软件接收机中执行载波恢复功能的关键部分。
提出了一种48位定点扩展精度的算法，可以有效地实现软件锁相环。
与浮点算法比较，能极大地降低的运算量，降低功耗，同时保证动态范围运算精度。
关键词低轨道卫星软件接收机软件锁相环定点扩展精度算法低轨小卫星通信是近年来卫星通信应用中一个方兴未艾的重要领域，"创新一号"小卫星是我国研制的具有完全自主知识产权的存储与转发通信小卫星，手持终端是专门为这颗小卫星研制的低功耗地面手持通信终端，支持调制数据速率达76．8的窄带信道。
基于公司的低功耗16位定点数字信号处理器3205510最高运算能力为200，完全用软件实现低中频数字接收机，其中包括执行载波恢复功能的软件锁相环--。
在用浮点算法实现软件锁相环时，由于3205510是一个定点处理器；没有浮点处理单元，只能用编译器产生模拟浮点运算的指令，运算量需要67．2，效率很低，因此需要一种能在3205510上执行的定点算法，有效地降低运算量。
本文提出了一种48位定点扩展精度算法实现，提高了效率，减少了运算量，同时保证了环路计算的精度和动态范围。
范文先生网收集整理1软件锁相环1．1软件锁相环的结构图1表示软件数字接收机中的解调器。
它包括由改进的环路构成的载波跟踪环路。
采样后的中频信号经过数字混频，滤掉高频分量，通过改进的环路产生控制信号，控制数控振荡器得到新的本振参考信号。
其中的相位检测器和环路滤波器结构如图2所示。
1．2软件锁相环的设计由图2可见，的计算由计算相位误差和更新环路中间变量、输出控制信号两部分组成。
算法描述可用伪码白表示中断发生{读取基带数据_=_=计算相相位误差=_×_**×_更新环路中间变量__=2×+_-1输出控制信号ΔΔ=1×+_设置载波频率=Δ+0***}注**_是归一化因子，由_和_和初始值决定***0是固定的中心频率算法描述中的中断周期就是环呼采样时间间隔。
基于 DSP 的高动态锁相环的实现
基于 DSP 的高动态锁相环的实现唐丽婵;陆宇;汤雪华【摘要】文中介绍了常见锁相环的基本结构，分析了相位检测器、环路滤波器和压控振荡器的执行情况。
PLL 环路滤波器的系统函数表明，环路滤波器的性能基本上决定了锁相环的质量。
侧重于环路滤波器的设计，结合锁相在高动态GPS 接收机环路中的应用，提出了在高动态环境中，一种两相锁频环辅助三相锁相环数字滤波器的细节。
模拟结果表明，该锁相环的性能比普通 PLL 已大大改善，并完全符合高动态信号跟踪的要求。
%This paper introduces the basic structure of common phase-locked loop,and analyzes implementation of phase detector,loop filter and VCO.System function of PLL loop filter shows that the performance of loop filter basically determines the quality of phase-locked loop.Focusing on the loop filter design,combined with application of PLL in loop of high-dynamic GPS receiver,details of a digital filter in highly dynamic environment with two-phase frequency locked loop aiding a three-phase phase-locked loop are presented.The simulation results show that the proposed PLL has much better performance than common PLL,and is in full compliance with the requirements of high dynamic signal tracking.【期刊名称】《通信电源技术》【年(卷),期】2015(032)002【总页数】3页(P66-68)【关键词】锁相环;滤波器;DSP;高动态【作者】唐丽婵;陆宇;汤雪华【作者单位】上海电气集团股份有限公司中央研究院，上海 200070;上海电气集团股份有限公司中央研究院，上海 200070;上海电气集团股份有限公司中央研究院，上海 200070【正文语种】中文【中图分类】TM461随着载波跟踪特性逐渐优良，锁相环已被广泛应用在无线电技术的各个领域。
基于DSP的软件锁相环的实现
基于DSP的软件锁相环的实现软件锁相环（Software-Defined Phase-Locked Loop，简称软件锁相环，简写为SDPLL）是一种基于数字信号处理（Digital Signal Processing，简称DSP）的锁相环控制算法。
它通过使用数字信号处理器来执行各种计算和调整，实现了锁相环的全部功能。
锁相环（Phase-Locked Loop，简称PLL）是一种闭环控制系统，用于将输入信号的频率和相位与参考信号保持同步。
传统的锁相环通常使用模拟电路来实现，而软件锁相环则通过数字信号处理器中的算法和计算来实现。
软件锁相环的实现步骤如下：1.采样输入信号：软件锁相环首先需要采样输入信号，通常使用高速模数转换器（ADC）将连续的模拟信号转换为离散的数字信号。
2.数字信号处理：采样得到的数字信号经过数字信号处理器进行各种运算和处理。
首先，对信号进行滤波，以去除不需要的频率成分。
然后，进行频率和相位的测量。
这可以通过计算信号的快速傅里叶变换（FFT）来实现。
另外，还可以使用相关函数或自相关函数来测量相位。
3.锁相环控制：基于测量得到的频率和相位信息，软件锁相环通过控制数字信号处理器内部的参数来调整输出信号的频率和相位，使其与参考信号同步。
控制算法通常包括PID控制等经典控制方法，以及其他更复杂的先进算法，如模糊逻辑控制、神经网络控制等。
4.输出信号生成：根据锁相环控制算法的计算结果，软件锁相环生成调整后的输出信号。
通常，使用数字信号处理器内部的数字频率合成器（NCO）来生成所需的频率和相位。
软件锁相环具有以下优点：1.灵活性：软件锁相环可以根据不同的需求进行定制，可以实现更复杂和灵活的控制算法，适应不同的应用场景。
2.可编程性：软件锁相环的算法和参数可以通过编程进行调整和改变，不需要修改硬件电路，提高了系统的可调性和可维护性。
3.数字精度：软件锁相环的计算和控制都是基于数字信号处理器进行的，具有很高的计算精度和稳定性。
单相锁相环基于DSP的数字实现
借 鉴 三相 电 网系统 锁 相 环 的软 件 实 现 方法 ，
推 导 单 相 系统 锁 相 环 的 数 字 实 现 方法 。 １． 模 拟锁 相 环 的原 理介 绍 １ 如 图ｌ 示为 锁相环（ 所 ＰＬＬ ： Ｐｈａｓ ｅ Ｌ ｃ ｅ Ｌｏ ｐ） 基本 结 构 ， ｏｋ ｄ ｏ 的 由鉴相 器 （ ＰＤ： Ｐ ａ ｅ Ｄｅ ｅ ｔ ｒ 、 通 滤 波 器 （ Ｆ： ｏ ｈ ｓ ｔｃｏ ）低 Ｌ Ｌ ｗ Ｆ ｌｅ ） 压控 晶体 振 荡 器 （ ｉｔ ｒ和 ＶＣＯ： ｌａ － Ｖｏ ｔｇｅ Ｃ ｎｒｌ ｄ ｓｉａｏ） 成 。 ｏ ｔ ｏｌ Ｏ ｃ ｌｔ ｒ组 ｅ ｌ 鉴相 器 计算 输 入信 号 ｘ ｔ 与锁 相 环输 出信 号 ｙ ｔ之 间 的相 （） （） 位 差 ， 成 的 误 差 信 号 ｅｔ 经 由低 通 滤 波 器 生 （） 滤 除 高 频 谐 波 后 产 生 控 制信 号ｃ ｔ ， 用 来 （） 它 控 制 Ｖｃ０ 生 成 的 输 出 信 号 ｙ ｔ频 率 和 相 所 （） 位 与 输 入 信 号 ｘ（） 致 。 ｔ一
！ Ｑ： ！
ቤተ መጻሕፍቲ ባይዱ
工 程 技 术
Ｓ ＩＮ Ｅ ＆ Ｔ Ｃ Ｎ Ｌ ＣＥ Ｃ Ｅ Ｈ Ｏ ＯＧ Ｎ Ｏ ＭＡ Ｉ Ｙ ＩＦ Ｒ ＴＯＮ
单 相 锁相 环 基 于 ＤＳＰ的 数 字 实现
羞 业 宗 （ 山 中 远 船 务 工 程 有 限 公 司 浙 江 舟 山 ３ １ ） 舟 １ ６ ３１
ｓ ￣ ｃｓ ， ｑ 分量Ｐ 调 节为 ０得 角 ｉ ０’ａｏ 将 轴 ｎ ｅ’ Ｉ ， 频 率 ０ ， 对 时 间积 分 即 得 相 位 角 ｅ’ ３再 。
１． 坐标 系的 选择 与 变换矩 阵 ３
三 相数字 锁相 环 中用到坐标 变换 。 坐
dsp时钟锁相环初始化
dsp时钟锁相环初始化LL初始化的代码如下（来自官方例程，主要对其注释分析和讲解）。
/** 函数名称：InitPll* 函数输入：倍频参数val,分频参数divsel* val取值为0到10，表示倍频数；divsel取值0到4，0和1表示4分频，2表示2分频，3表示不分频* 函数输出：无* 函数调用：InitPll(10,2);* 先将外部时钟倍频10倍，在分频1/2，最后产生的时钟CLKIN 输入CPU2 8x*/void InitPll(unsigned short div, unsigned short divsel) {// 确保PLL不是工作在limp mode下，即有外部时钟进入PLLif (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 0){//检测到无外部时钟,软件要采集恰当的措施保证系统不出现事故，该措施包括//使系统停机、复位等//用适合的函数替换下面一行// SystemShutdown(); function.asm(" ESTOP0");}// PLLCR从0x0000改变前，PLLSTS[DIVSEL]必须为0 // 外部RST复位信号会使PLLSTS[DIVSEL]复位// 此时分频为1/4if (SysCtrlRegs.PLLSTS.bit.DIVSEL != 0){EALLOW;SysCtrlRegs.PLLSTS.bit.DIVSEL = 0;EDIS;}// 前面条件都满足后，可以改变PLLCR[DIV]if (SysCtrlRegs.PLLCR.bit.DIV != val){EALLOW;// 在设置PLLCR[DIV]前，要禁用主振荡器检测逻辑//Missing clock detect logicSysCtrlRegs.PLLSTS.bit.MCLKOFF = 1; SysCtrlRegs.PLLCR.bit.DIV = div;EDIS;//等待PLL稳定且处于锁定状态，即PLLSTS[LOCKS]置位//等待稳定的时间可能略长，需要禁用看门狗或者循环喂狗//屏蔽注释，禁用看门够DisableDog();while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1) {//屏蔽注释，喂狗// ServiceDog();}EALLOW;SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0;EDIS;}// 如果需要分频1/2if((divsel == 1)||(divsel == 2)){EALLOW;SysCtrlRegs.PLLSTS.bit.DIVSEL = divsel;EDIS;}//注意:下面代码只有在PLL是旁路或者关闭模式时，才可被执行，其他模式禁止。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种基于DSP的软件锁相环模型与实现随着大规模集成电路及高速数字信号处理器的发展，通信领域的信号处理越来越多地在数字域付诸实现。
软件锁相技术是随着软件无线电的发展和高速DSP的出现而开展起来的一个研究课题。
在软件无线电接收机中采用的锁相技术是基于数字信号处理技术在DSP等通用可编程器件上的实现形式，由于这一类型锁相环的功能主要通过软件编程实现，因此可将其称为软件锁相环（software PLL）［1］。
尽管软件锁相环采用的基本算法思想与模拟锁相环和数字锁相环相比并没有太大变化，然而其实现方式却完全不同。
本文将建立软件锁相环的Z 域模型，分析软件锁相环中的延时估计、捕获速度及多速率条件下的软件锁相环模型问题［1］。
1软件锁相环的基本模型在模拟锁相环的基础上，利用数字、模拟系统彼此之间的联系，以二阶二型锁相环为例建立软件锁相环的Z 域模型。
文献［2］详细给出了锁相环的基本模型和原理。
如果将锁相环的基本部件采用软件编程的形式实现，就可以得到软件锁相环的基本组成，如图1所示。
首先从模拟锁相环的S域模型出发得到软件锁相环的Z 域模型（二阶二型模拟锁相环的S 域模型请参阅文献［2］）。
由于双线性变换是联系模拟系统与数字系统的一个重要方法，具有转换简单且表达式清晰明了的特点［3］，因此本文选择双线性变换法作为模拟锁相环与软件锁相环之间的转换基础。
式(1)是双线性变换法的复频域表达式：其中：T是联系数字系统与模拟系统的采样时间间隔，1/T表示采样频率。
根据该转换关系，对S域模型各部分对应的数字复频域表达式进行转换，可以得到如图2所示的复频域模型。
在实际应用中，二阶线性系统常采用阻尼因子ξ、无阻尼振荡频率ωn描述。
在二阶二型锁相环中，τ1，τ2 ，K 与ξ，ωn之间的对应关系如下：在式(1)和式(2)的基础上对图2进行等效变换，可以得到软件锁相环的另一个线性相位Z域模型，如图3所示。
在模型Ⅰ中，参数τ1，τ2和K与实现电路功能的电阻、电容、压控振荡器密切相关。
而实现软件锁相功能的却是乘法器、加法器与寄存器，因此采用模型Ⅱ表征软件锁相环线性相位Z域模型显得更有实际意义。
2软件锁相环的数学模型数字鉴相器的Z域模型如下：实现数字鉴相器的方法之一就是借助信号的正交分解，图4是该方法的原理框图。
其中：LPF表示低通滤波，A是低通滤波器带来的常数增益。
因此鉴相器的输出：经过反Z变换得到数字环路滤波器的时域表达式为：通过反Z变换得到数控振荡器的时域表达式：变量u c (nT)数值较小且变化不会太快,因此式(14)成立：综合式(11)、式 (12)和式(13)，得到NCO输出信号的表达式： 如果以数字频率描述数控振荡器，则称其数字中心频率为ω0T ，数字偏置频率为ωn 2·u c (nT)·T 。
因此，该数控振荡器的灵敏度与数字灵敏度分别为·T。
3多速率条件下的软件锁相环在数字化接收机中，经常碰到多速率条件下的抽样率转换问题。
所谓多速率系统是指在一个数字系统中存在2个或2个以上的抽样率［4］。
构成软件锁相环鉴相器的混频器通常工作在系统采样频率上。
在满足奈奎斯特采样定律的前提下，数字化接收机的系统采样率一般高达数10 M 。
而数字鉴相器组成部分的反正切表，由于混频之后的数据经过多倍抽取，工作频率已经下降到与信号波特率相近的水平。
数据抽取同时也降低DSP的运算量，由DSP完成的环路滤波的处理速度近似等于信号波特率。
此外由于软件锁相环中的数控振荡器需要给混频器提供同样速率的正交载波，其工作速率与混频器相等，需要进行内插来调整速率。
为了合理利用DSP有限的计算资源，总是在满足同步需要的前提下尽可能地降低环路滤波的工作速率，也就是通常所说的环路频率。
环路频率是软件锁相环的一个重要参数，他同时决定着锁相环算法的计算量与捕获速度。
环路频率过高将带来额外的计算负担，环路频率太低又不能满足捕获速度的需要，在应用中通常取系统波特率作为环路频率的大小。
该扩展模型对应的线性相位Z域模型如图5所示。
其中：D表示数据抽取，I表示数据内插。
数据在抽取之前先要进行抗混叠滤波，可用于抗混叠滤波的FIR滤波器有CIC滤波器、半带滤波器等。
实际情形中，由于零阶保持内插几乎不需要额外的运算量，因此经常被采用。
实际上环路频率f L 总是能够跟上环路滤波器输出信号的变化速率。
换言之，对环路滤波器输出信号按照f L 的速率进行采样保留了他的全部信息，因此零阶保持内插对系统性能不会有太大影响［4］。
结合上述软件锁相环的基本原理，下面借助Matlab仿真观察软件锁相环的系统响应。
本文以频率阶跃信号作为输入，观察软件锁相环的系统响应从而进一步验证本文建立的一系列软件锁相环模型。
设定系统采样频率为1 MHz，仿真时间0.1 s，信号中心频率125 kHz，起始相位-π／4，输入频率阶跃100 Hz，起始点为0.02 s，抽取因子为8。
一般情况下，都希望环路工作在欠阻尼状态，取阻尼因子ξ=0.707，ωn由2πΔF（快捕带宽）决定［2］，分别取2π*40，2π*50，2π*100。
仿真出相位误差响应曲线、NCO偏置频率曲线和频率阶跃信号的相位曲线，如图6所示。
从图6可以看出，软件锁相环在［0，0.02］区间内相位误差为0，处于锁定状态。
在t=0.02 s时刻，输入信号频率产生了大小为100 Hz的阶跃，导致软件锁相环进入捕获过程。
由于软件锁相环的校正作用，当ωn=2π*50时，系统在t=0.05 s时刻重又进入同步状态，相位误差依旧为0。
由相位误差响应曲线可以看到，锁相环可以无相差的跟踪频率阶跃信号，同时表明虽然锁相环鉴相误差为0，但是由于环路滤波器的理想积分作用其输出的控制信号并不为0，由该控制信号产生的100 Hz偏置频率保证了NCO输出与输入信号的同步。
当快捕带宽发生变化导致改变时，锁相环的捕获速度也发生了变化，快捕带宽越宽，捕获速度越快。
4软件锁相环的DSP实现在宽带数字化接收机的实现中，数字下变频采用通用可编程下变频器HSP50214B。
在实现载波同步、码元同步软件锁相环的整个反馈环路中，数控振荡器、鉴相器由HSP50214B完成，环路滤波在TMS320C6X中完成。
DSP实现框图如图7所示。
环路延时是一个应该重视的因素。
带来软件锁相环环路延时主要有以下2种原因：(1)环路内FIR滤波器带来的延时；(2)数据等待处理带来的额外延时。
在数字化接收机中，采用粗同步与细同步两级。
粗同步环路时延大，反应速度慢；细同步环路时延小，反应速度快，粗同步保证有效信号落在滤波器的通带之内，细同步可以在粗同步基础上获得较大捕获带和同步带。
此外还采用抛弃若干采样点，消除不必要的环路延时。
可以看出，软件锁相环具有处理灵活的优点，他摆脱了复杂的硬件电路设计，解决了许多模拟环遇到的难题。
目前，由于DSP功能越来越强大，工作速度越来越高，也为软件锁相技术的发展创造了必要的条件。
基于定点DSP的软件锁相环的设计和实现论文报告摘要：软件锁相环是软件接收机中执行载波恢复功能的关键部分。
提出了一种48位定点扩展精度的算法，可以有效地实现软件锁相环。
与浮点算法比较，能极大地降低DSP的运算量，降低功耗，同时保证动态范围运算精度。
低轨道卫星软件接收机软件锁相环定点扩展精度算法关键词：低轨小卫星通信是近年来卫星通信应用中一个方兴未艾的重要领域，"创新一号"小卫星是我国研制的具有完全自主知识产权的存储与转发通信小卫星，cascom手持终端是专门为这颗小卫星研制的低功耗地面手持通信终端，支持调制数据速率达76．8kbps的BPSK窄带信道。
基于TI公司的低功耗16位定点数字信号处理器TMS320VC5510(最高运算能力为200MIPS)，完全用软件实现低中频数字接收机，其中包括执行载波恢复功能的软件锁相环SPLL(Soft-ware Phase-Locked Loops)。
在用浮点算法实现软件锁相环时，由于TMS320VC5510是一个定点DSP处理器；没有浮点处理单元，只能用编译器产生模拟浮点运算的指令，运算量需要67．2MIPS，效率很低，因此需要一种能在TMS320VC5510上执行的定点算法，有效地降低运算量。
本文提出了一种48位定点扩展精度算法实现SPLL，提高了效率，减少了运算量，同时保证了环路计算的精度和动态范围。
1 软件锁相环1．1 软件锁相环的结构图1表示软件数字接收机中的解调器。
它包括由改进的costas环路构成的载波跟踪环路。
采样后的中频信号经过数字混频，滤掉高频分量，通过改进的costas环路产生控制信号，控制数控振荡器(NCO)得到新的本振参考信号。
其中的相位检测器和环路滤波器结构如图2所示。
1．2 软件锁相环的设计由图2可见，SPLL的计算由计算相位误差和更新环路中间变量、输出控制信号两部分组成。
算法描述可用伪码白表示：//中断发生{//读取基带数据I_baseband=I(n)Q_baseband=Q(n)//计算相相位误差d(n)d(n)=sign(I_baseband)×K_norm**×Q_baseband//更新环路中间变量s_pll(n)s_pll(n)=C2×d(n)+s_pll(n-1)//输出控制信号Δf(n)Δf(n)=C1×d(n)+s_pll(n)//设置NCO载波频率f(n)f(n)=Δf(n)+f0***}//end注：**K_norm是归一化因子，由I_baseband和Q_baseband和初始值决定：***f0是固定的NCO中心频率算法描述中的中断周期就是环路采样时间间隔。
中断发生后，第一步读取基带同相项数据和正交项数据I_baseband=I(n)=Acosθe (1)Q_baseband=Q(n_=Asinθe (2)A是基带信号幅度，θe是相位误差。
第二步计算硬判决的同相数据乘以相位误差。
d(n)=sign(I_baseband)×θe (3)其中硬判决函数如式（4），以及θe≈sinθe. (5)由式（1）和（2）得：由式（3）、（5）和（6）得：即把同相数据硬判决后结果乘以正交项数据后再乘以归一化因子K_norm。
K_norm初始值由I_baseband和Q_baseband的初始值决定，由于定时恢复环路和AGC(自动增益控制)环路的作用，K_norm在解调过程中近似保持恒定。
第三步更新环路中间变量s_pll(n)，s_pll(n)=C2×d(n)+s_pll(n) (9)第五步设置NCO载波频率f(n),f(n)=Δf(n)+f0 (10)fo是固定的NCO中心频率。