《数字电子技术基本教程第》阎石习题详解
《数字电子技术基础》第五章习题（阎石主编,第四版）
[题5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
画出电路的状态转换图，说明电路能否自启动。
答案：答案：11322131233;J K QJ K Q J Q Q K Q ì==ï==íï==î3Y Q =电路能自启动。
状态转换图如图A5.1。
[题5.7] 在图P5.7电路中，若两个移位寄存器中的原始数据分别为A 3 A 2 A 1 A 0＝1001，B 3 B 2 B 1 B 0＝0011，试问经过4个CP 信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？成什么功能？答案：经过四个时钟信号作用以后，两个寄存器里的数据分别为：A 3 A 2 A 1 A 0＝1100，B 3B 2B 1 B 0＝0000。
这是一个四位串行加法计数器。
这是一个四位串行加法计数器。
[题5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。
十进制计数器74160的功能表见表5.3.4。
答案：答案：电路为七进制计数器。
图P5.8电路为七进制计数器。
[题5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74LS161的功能表见表5.3.4。
答案：答案：。
这是一个十进制计数器。
电路的状态转换图如图A5.9。
这是一个十进制计数器。
[题5.10] 试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。
可以附加必要的门电路。
74LS161的功能表见表5.3.4。
答案：答案：见图A5.10 [题5.11] 试分析图P5.11的计数器在M＝1和M＝0时各为几进制。
74160的功能表见表5.3.4。
答案：答案：M＝1时为六进制计数器，M＝0时为八进制计数器。
时为八进制计数器。
[题5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
码运算结果仍是补码，要读出真值应再求补一次变成原码，才能得到正确的真值。
取反
＋１
－７＋５＝－２ －７＝１０１１１→ １１０００→ １１００１
取反
＋１
１１１１０→１０００１→ １００１０
１１００１
＋００１０１
１１１１０
０１１１ ７
＋ ０１１１ ７
１１１０
两个正数相加得负数，结果显然是错误的，其原因是三位数最大可表 示为 ７，而 １４已超过表示的
进制数。
３．二 ———十六进制、八进制之间的转换
①二进制转换成十六进制：
因为 １６进制的基数 １６＝２４，所以，可将四位二进制数表示一位 １６进制数。将二进制数整数部
分低位起四位一组不足四位前面加 ０；小数部分高位起四位一组不足四位后面加 ０。然后分别用对应
１６进制数表示。
常用的有：有权码和无权码
二、反码
反码是为了在求补码时不做减法运算。二进制的反码求法是：正数的反码与原码相同，负数的原 码除了符号位外的数值部分按位取反，即“１”改为“０”，“０”改为“０”，
三、补码：
正数的补码和原码相同，负数的补码是符号位为“１”，数值位按位取反加“１”，即“反码加 １”当做 二进制减法时，可利用补码将减法运算转换成加法运算。
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
１．（１１０１１０１）Ｂ ＝（ ）Ｄ ＝（ ）Ｈ ２．下列四个数中与十进制数（１６３）Ｄ不相等的数是（ ）
Ａ．（Ａ３）Ｈ Ｃ．（０００１０１１０００１１）８４２１ＢＣＤ 【２００５年—华南理工】
Ｂ．（１０１０００１１）Ｂ Ｄ．（４４３）Ｏ
计算下列各式
１．求与（１ＣＥ８）１６等值的 １０进制数 ２．求与（４３６）８等值的 ８４２１ＢＣＤ码
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
（二）二进制
二进制数的表示方法：二进制数只有 ０、１两个数码。用两个状态即可表示，容易实现。进位规律 是：“逢二进一”１０１０１．１０１＝１２４ ＋１２２ ＋１２０＋１２－１２－３＝２１．６２５
（三）八进制和十六进制
１．八进制 八进制数中有 ０，１，２，３，４，５，６，７，八个数码，进位规律“逢八进一”。 （７６．４）Ｏ ＝７×８１＋６ ×８０＋４×８－１＝６２．５ ２．十六进制 十六进制数中有 ０，１，２，３，４，５，６，７，８，９，Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ十六个数码，进位规律是“逢十六 进一”。 Ａ６．Ｃ ＝１０×１６１ ＋６×１６０ ＋１２×１６－１
有权码———即每位有固定的权值；
如：８４２１ＢＣＤ，５４２１ＢＣＤ，２４２１ＢＣＤ等；
无权码———即每位无固定的数值
数字电子技术基础试题及答案1_阎石第四版
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。
2．将2004个“1”异或起来得到的结果是（ ）。
4．TTL 器件输入脚悬空相当于输入（ ）电平。
5．基本逻辑运算有: （ ）、（ ）和（ ）运算。
6．采用四位比较器对两个四位数比较时，先比较（ ）位。
7．触发器按动作特点可分为基本型、（ ）、（ ）和边沿型；9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。
11．数字系统按组成方式可分为 ( )、( )两种； 12．两二进制数相加时，不考虑低位的进位信号是 （ ） 加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP 脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个 JK 触发器有 个稳态，它可存储 位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用 电路。
20． 把JK 触发器改成T 触发器的方法是 。
21．N 个触发器组成的计数器最多可以组成 进制的计数器。
22．基本RS 触发器的约束条件是 。
23．对于JK 触发器，若K J =，则可完成 触发器的逻辑功能；若K J =，则可完成 触发器的逻辑功能。
五．分析题（30分）1、分析如图所示组合逻辑电路的功能。
阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】
阎石《数字电子技术基础》笔记和课后习题详解第7章脉冲波形的产生和整形7.1复习笔记本章介绍矩形脉冲波形的产生和整形电路，详细介绍了常见的两种整形电路——施密特触发电路和单稳态电路，以及脉冲波形产生电路中，能自行产生矩形脉冲波形的各种多谐振荡电路，主要包括对称式和非对称式多谐振荡电路、环形振荡电路以及用施密特触发电路构成的多谐振荡电路等，还讲述了555定时器的工作原理和用它构成施密特触发电路、单稳态电路和多谐振荡电路的方法。
本章重点内容为：施密特触发电路、单稳态电路、多谐振荡电路的工作原理和各元器件参数关系；脉冲电路的分析计算方法；555定时器的应用。
一、概述1．获取矩形脉冲波形途径（1）产生：不用信号源，加上电源自激振荡产生波形。
（2）整形：输入信号源进行整形。
2．矩形脉冲特性参数描述矩形脉冲特性的主要参数如图7-1-1所示。
图7-1-1描述矩形脉冲特性的主要参数（1）脉冲周期T：周期性脉冲序列中相邻脉冲的时间间隔；（2）脉冲幅度V m：脉冲电压的最大变化幅度；（3）脉冲宽度t w：脉冲前沿0.5V m～脉冲后沿0.5V m的一段时间；（4）上升时间t r：脉冲上升沿0.1V m～0.9V m的时间；（5）下降时间t f：脉冲下降沿0.9V m～0.1V m的时间；（6）占空比q：t w与T的比值。
二、施密特触发器1．施密特触发器的结构和工作原理（1）电路结构：施密特电路是通过公共发射极电阻耦合的两级正反馈放大器，其结构如图7-1-2所示。
（2）电压传输特性：①T1饱和导通时的v E值必低于T2饱和导通时的值，故由截止变为导通的输入电压会高于T1由导通变为截止的输入电压，便可得到图7-1-3所示的电压传输特性；②V T＋：正向阈值电压；V T－：负向阈值电压；|V T＋－V T－|＝ΔV T：回差电压。
图7-1-2施密特触发电路图7-1-3施密特触发特性（3）性能特点：①输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同；②在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。
数字电子技术基础+阎石第四版课后习题答案详解
I
OL (max) 2I IL
=
16 2 ×1.6
=
5
N
高＝
I
OH (max) 2I IH
=
0.4 2 × 0.04
=
5
∴ 最多能驱动5个相同的或非门
2.7 解：根据公式：
R L (max)
=
Vcc − VOH nI OH + mI IH
= 5 − 3.2 = 5K 3× 0.1 + 3× 0.02
= 0.08mA
(2)把 OC 门换成 TTL 门时， 若门输出为低电平时两者相同，无影响； 但输出高电平时两者截然不同，OC 门向内流进（漏电流）， 而 TTL 的电流是向外流出，IB＝IRB＋IOH ，IOH 为 TTL 输出高电平时的输出电流。 由输出特性曲线知：当 VOH 下降到 0.7V 时，IOH 相当大，IC 也很大，会烧毁三极管。
(1)(17)10=(10001)2=(11)16
(3) (0.39)10 = (0.0110 0011 1101 0111 0000 1010)2 = (0.63 D70A )16
1.8 用公式化简逻辑函数
(2)(127)10=(1111111)2=(7F)16
(4) (25.7)10 = (11001.1011 0011)2 = (19.B3)16
输出为高电平时：Vo
=
⎜⎜⎝⎛
Vcc − Vo RL
+ iL ⎟⎟⎠⎞ × 0.01 = 0.05 + 0.01iL
2.13 解：
1)
对74系列：
5V
−VBE − Vo1 R1 + R
⋅
R
+ Vo1
阎石《数字电子技术基础》笔记和课后习题详解-数制和码制【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
（3）（10010111）2＝1×27＋0×26＋0×25＋1×24＋0×23＋1×22＋1×21＋1×20＝151 （4）（1101101）2＝1×26＋1×25＋0×24＋1×23＋1×22＋0×21＋1×20＝109
一、概述 1．数码的概念及其两种意义（见表 1-1-1）
表 1-1-1 数码的概念及其两种意义
2．数制和码制基本概念（见表 1-1-2） 表 1-1-2 数制和码制基本概念
二、几种常用的数制 常用的数制有十进制、二进制、八进制和十六进制几种。任意 N 进制的展开形式为：
D＝∑ki×Ni
1 / 28
圣才电子书 十万种考研考证电子书、题库视频学习平台
位每 4 位数分为一组，并将各组代之以等值的十六进制数。例如：
(0101 1110. 1011 0010)2
( 5 E.
B 2)16
（2）十六-二：将十六进制数的每一位数代替为一组等值的 4 位二进制数即可。例如：
(8
(1000
F A. 1111 1010.
C 1100
6 )16 0110)2
1.3 将下列二进制小数转换为等值的十进制数。 （1）（0.1001）2；（2）（0.0111）2；（3）（0.101101）2；（4）（0.001111）2。 解：（1）（0.1001）2＝1×2－1＋0×2－2＋0×2－3＋1×2－4＝0.5625 （2）（0.0111）2＝0×2－1＋1×2－2＋1×2－3＋1×2－4＝0.4375 （3）（0.101101）2＝1×2－1＋0×2－2＋1×2－3＋1×2－4＋0×2－5＋1×2－6＝0.703125 （4）（0.001111）2＝0×2－1＋0×2－2＋1×2－3＋1×2－4＋1×2－5＋1×2－6＝0.234375
数字电子技术基础数电第六版阎石课后答案第七章
数字电子技术基础数电第六版阎石课后答案第七章第七章：逻辑门和逻辑代数1. 本章节内容概述本章介绍了逻辑门和逻辑代数的基础知识。
首先介绍了逻辑电平和逻辑门的概念，然后详细介绍了与门、或门、非门等基本逻辑门的原理、特性和应用。
接着介绍了与非门、或非门、异或门等组合逻辑门的原理和应用。
最后介绍了逻辑代数的基本概念和运算规则。
2. 逻辑门逻辑门是数字电子电路中使用的基本元件，用于进行逻辑运算。
逻辑门有多种类型，其中最基本的有与门（AND）、或门（OR）和非门（NOT）。
2.1 与门（AND）与门是一种逻辑门，其输出信号仅在所有输入信号都为高电平时才为高电平，否则为低电平。
与门的逻辑符号如下：AND gateAND gate2.2 或门（OR）或门是一种逻辑门，其输出信号在任何输入信号中有一个或多个为高电平时就为高电平，只有所有输入信号都为低电平时才为低电平。
或门的逻辑符号如下：OR gateOR gate2.3 非门（NOT）非门是一种逻辑门，其输出信号和输入信号相反。
当输入信号为低电平时，输出信号为高电平；当输入信号为高电平时，输出信号为低电平。
非门的逻辑符号如下：NOT gateNOT gate3. 组合逻辑门除了基本逻辑门之外，还有一些由基本逻辑门组合而成的组合逻辑门，例如与非门（NAND）、或非门（NOR）和异或门（XOR）等。
3.1 与非门（NAND）与非门是由与门和非门组成的组合逻辑门。
其输出信号在所有输入信号都为高电平时为低电平，否则为高电平。
与非门的逻辑符号如下：NAND gateNAND gate3.2 或非门（NOR）或非门是由或门和非门组成的组合逻辑门。
其输出信号在任何输入信号中有一个或多个为高电平时为低电平，只有所有输入信号都为低电平时才为高电平。
或非门的逻辑符号如下：NOR gateNOR gate3.3 异或门（XOR）异或门是一种比较特殊的组合逻辑门，其输出信号在输入信号中有奇数个高电平时为高电平，否则为低电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
51Ω 1.5KΩ 100KΩ ∞
0
0
0 不定
5
5
5 不定
图 2.44 习题 2-3 电路图
图 2.45
3.16 答案：
RP（m a x）
VCC VOH nIOH IL
5 3.6 2 0.1103 3 20106 5.4K
RP（m in）
VOH mI IH
10106
5 3.5 3 1106
6
41.7K
RP（m in）
VDD VOL IOL(max) mI IL
5 0.3 4103 1106
6
1.2K
图 2.53 习题 2-17 图
3.13 答案：
图 2.44 习题 2-3 电路图
vI1/V 悬空 接地 51Ω 3.6 50KΩ 0.2 vI2/V 1.4V 0V 0V 1.4V 1.4V 0.2V
2.7 答案：
0
1
1
0
0
1
高阻态
0 0
1
2.8 答案： 1
1 0
0
1
0 0
1
2.9 答案：
图 2.48 习题 2-9 图
2.12 答案：
F A B AB AB 1 B 1 B B
最多可以接10个同样的门电路
图 2.55 习题 2-19 图
3.20 答案：
IOH(max) 0.4mA
IIH(max) 20 A
IOL(max) 8mA IIH(max) 0.4mA
2nIIH(max) IOH(max)
n
IOH (max) 2I IH(max)
0.4 103 2 20106
第3章 逻辑门电路
3.1 答案：
V0 VI
3.3 答案：
A
B C
Y
Y (A B C) ABC
Y (A B)
3.4 答案：
Y (AB)
A
Y
B
C
Y (ABC) A B C
3.6 答案：
RP（m a x）
VDD nIOH
vI
Rp RP
R1
(VCC
vBE )
图 2.44 习题 2-3 电路图
图 2.45 习题 2-5 电路图 图 2.10 TTL 反相器的电压传输特性
RP 51Ω 1.5KΩ 100KΩ ∞
vI/V 0.05 1.17 vO/V 3.6 2.5
1.4 1.4 0.2 0.2
3.14 答案： RP
2.14 答案：
Y1 AB CD
图 2.50 习题 2-14 图
Y2 ABC
处于高阻态
2.16 答案：
只要任何时候C1、C2和C3当 中只有一个为1，就可以在同 一条总线上分时传送三路信 号A1、A2和A3。
图 2.52 习题 2-16 图
VCC VOL IOL(max) I L
5 0.5 8 3 0.4
0.66K
3.19 答案：
N OH
I
（驱动门）
OH
I
（负载门）
IH
0.410 3 2 20 106
10
N OL
I
（驱动
IL
8 0.4
20
图 2.54 习题 2-18 图
10
2n IIL(max) IOL(max)
n IOL(max) 8 10 2 IIL(max) 2 0.4
2.5 答案：
图 2.44 习题 2-3 电路图
图 2.45 习题 2-5 电路图
若与非门输入端多发射图2.极11 TT三L与非极门电管路 每个发射结导通时的压降均 路图 以0.7V计算，图则2.4得图5 习2到.题45:2习-5题电2路-5图电路图