如何在设计PCB时增强防静电ESD功能(精)
线路板注意事项防静电
线路板注意事项防静电线路板是电子产品中十分重要的组成部分，对于线路板的制作和使用过程中，静电是一个极其重要的问题。
静电可以对线路板和电子器件造成损坏或干扰，在设计、生产、组装和使用过程中，需要采取一系列的措施来防止静电的产生和传导。
1. 设计防静电措施在设计线路板时应考虑防静电的要求，采取一些合理的措施来防止静电的产生和传导。
比如，在PCB设计中，可以将地线和电源线布置在一起，以形成一个良好的接地平面，以分散和减少静电的积累。
同时，可以合理设置各种器件之间的间距，减少电子器件之间的静电干扰。
2. 适当选择PCB 材料在选择PCB 材料时应考虑材料的防静电性能。
一些基础材料——如聚酰亚胺（PI）和芳纶（FR-4）——具有较好的抗静电性能，可以选用这些材料来制作线路板。
3. 控制工艺环境在线路板的制作过程中，应控制工艺环境，减少静电产生的概率。
首先，在制作线路板的车间或实验室中，应保持适当的湿度，通常控制在40%~60%的相对湿度范围内，这样可以减少静电的产生。
其次，车间或实验室内应设置防静电地板和防静电工作台，以提供良好的接地保护，并避免摩擦现象。
同时，操作人员应穿防静电服装，避免静电的产生。
4. 使用适当的工具和设备在线路板的制作和组装过程中，应使用适当的工具和设备，以减少静电的产生和传导。
例如，使用电磁透明的塑料工具箱，以避免静电的积累；选用防静电吸尘器和清洁工具，以减少静电的传导。
5. 适当的人员培训对于所有参与线路板制作和组装过程的人员，应进行适当的培训，提高他们的防静电意识和技能。
培训内容可以包括如何正确佩戴防静电设备、如何正确操作防静电工具等。
6. 使用静电防护包装和存储在线路板的运输、存储和使用过程中，应使用静电防护包装和存储设备，以减少静电的伤害。
比如，在运输和存储过程中，线路板应放置在防静电袋中，并选择防静电的包装盒存储。
7. 测试和检验在线路板的制作和组装完成后，应进行静电测试和检验，以确保线路板的质量和可靠性。
PCB设计的ESD抑止准则
PCB设计的ESD抑止准则上网时间: 2002年08月24日PCB布线是ESD防护的一个关键要素，合理的PCB设计可以减少故障检查及返工所带来的不必要成本。
在PCB设计中，由于采用了瞬态电压抑止器(TVS)二极管来抑止因ESD放电产生的直接电荷注入，因此PCB设计中更重要的是克服放电电流产生的电磁干扰(EMI)电磁场效应。
本文将提供可以优化ESD防护的PCB设计准则。
电路环路电流通过感应进入到电路环路，这些环路是封闭的，并具有变化的磁通量。
电流的幅度与环的面积成正比。
较大的环路包含有较多的磁通量，因而在电路中感应出较强的电流。
因此，必须减少环路面积。
最常见的环路如图1所示，由电源和地线所形成。
在可能的条件下，可以采用具有电源及接地层的多层PCB设计。
多层电路板不仅将电源和接地间的回路面积减到最小，而且也减小了ESD脉冲产生的高频EMI电磁场。
如果不能采用多层电路板，那么用于电源线和接地的线必须连接成如图2所示的网格状。
网格连接可以起到电源和接地层的作用，用过孔连接各层的印制线，在每个方向上过孔连接间隔应该在6厘米内。
另外，在布线时，将电源和接地印制线尽可能靠近也可以降低环路面积，如图3所示。
减少环路面积及感应电流的另一个方法是减小互连器件间的平行通路，见图4。
当必须采用长于30厘米的信号连接线时，可以采用保护线，如图5所示。
一个更好的办法是在信号线附近放置地层。
信号线应该距保护线或接地线层13毫米以内。
如图6所示，将每个敏感元件的长信号线(>30厘米)或电源线与其接地线进行交叉布置。
交叉的连线必须从上到下或从左到右的规则间隔布置。
电路连线长度长的信号线也可成为接收ESD脉冲能量的天线，尽量使用较短信号线可以降低信号线作为接收ESD电磁场天线的效率。
尽量将互连的器件放在相邻位置，以减少互连的印制线长度。
地电荷注入ESD对地线层的直接放电可能损坏敏感电路。
在使用TVS二极管的同时还要使用一个或多个高频旁路电容器，这些电容器放置在易损元件的电源和地之间。
恰当的布局布线和安装实现PCB的抗ESD设计
恰当的布局布线和安装实现PCB的抗ESD设计
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。
为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB 的抗ESD设计。
在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。
通过调整PCB布局布线，能够很好地防范ESD。
以下是一些常见的防范措施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。
尽量地将每一个信号层都紧靠一个电源层或地线层。
对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
对于双面PCB来说，要采用紧密交织的电源和地栅格。
电源线紧靠地。
电路级静电防护设计技巧与ESD防护方法
电路级静电防护设计技巧与ESD防护方法
静电放电(E SD)理论研究的已经相当成熟，为了模拟分析静电事件，前人设计了很多静电放电模型。
常见的静电模型有：人体模型(HBM), 带电器件模型，场感应模型，场增强模型，机器模型和电容耦合模型等。
芯片级一般用HBM做测试，而电子产品则用IEC 6 1000-4-2的放电模型做测试。
为对ESD的测试进行统一规范，在工业标准方面，欧共体的I E C 61000-4-2已建立起严格的瞬变冲击抑制标准；电子产品必须符合这—标准之后方能销往欧共体的各个成员国。
因此，大多数生产厂家都把IEC61000-4-2看作是ESD测试的事实标准。
我国的国家标准(GB/T17626.2-1998)等同千I E C 6 1000-4-2。
大多是实验室用的静电发生器就是按I E C 6 1000-4-2的标准，分为接触放电和空气放电。
静电发生器的模型如图1, 放电头按接触放电和空气放电分尖头和圆头两种。
U高压屯濂
＇，欢电头尸
0 敖电回路还佐．
注：团中省略的CJ是存在于发生器与受试设备，接地参考平面以及镌合板之间的分布电容．由千此电容分布在整个发生器上，因此，在该回路中不可能标明．
图1静电放电发生器简图。
抗ESD设计
电子设备中的抗ESD设计规则在电子产品设计中必须遵循抗静电释放的设计规则，本文介绍静电释放(ESD)产生的原理，以及机箱、屏蔽层、接地、布线设计等诸多设计规则，它们有助于预防并解决静电释放产生的危害，值得中国电子设备设计工程师认真研究和学习。
许多产品设计工程师通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。
如果电子设备不能通过抗静电释放测试，他们就会加班加点找寻不破坏原有设计的解决方案。
然而，最终的方案通常都要采用昂贵的元器件，还要在制造过程中采用手工装配，甚至需要重新设计，因此，产品的进度势必受到影响。
即使对经验丰富的工程师和设计工程师，也可能并不知道设计中的哪些部分有利于抗ESD。
大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中，ESD可能来自人体、家具、甚至设备自身内部。
电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，它会导致设备锁死、复位、数据丢失和不可靠。
其结果可能是：在寒冷干燥的冬季电子设备经常出现故障现象，但是维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。
ESD产生的机理要防止ESD，首先必须知道ESD是什么以及ESD进入电子设备的过程。
一个充电的导体接近另一个导体时，就有可能发生ESD。
首先，两个导体之间会建立一个很强的电场，产生由电场引起的击穿。
两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生电弧。
在0.7ns到10ns的时间里，电弧电流会达到几十安培，有时甚至会超过100安培。
电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。
ESD的产生取决于物体的起始电压、电阻、电感和寄生电容：可能产生电弧的实例有人体、带电器件和机器。
可能产生尖峰电弧的实例有手或金属物体。
可能产生同极性或者极性变化的多个电弧的实例有家具。
ESD可以通过五种耦合途径进入电子设备：初始的电场能容性耦合到表面积较大的网络上，并在离ESD 电弧100mm处产生高达4000V/m的高压。
电路板设计中的防静电措施研究
电路板设计中的防静电措施研究电路板作为电子产品的核心部件，其设计过程中要考虑许多问题，其中防静电措施是一项重要的设计要求。
因为在实际使用过程中，电路板经常会受到静电的影响，这会对电路板的性能和寿命产生严重的影响。
本文将从防静电的基本原理、具体防静电措施以及常见的防静电材料等方面进行探讨。
一、防静电的基本原理静电是指物体通过摩擦或接触等原因积累起的电荷，在电荷分布不均的情况下，将会出现电场的存在，当两个带电物体之间的距离缩短时，电场的强度也会增加，这就会导致电荷在两个物体之间的放电。
在电子设计中，防静电的主要原理就是通过控制电荷的流动，减少电荷的积累，从而避免电荷的积聚导致的静电放电而损坏电路板或器件。
二、具体防静电措施1.选择合适的材料防静电材料是保护电路板的一种关键技术，应该在电路板的制作过程中尽可能多的应用。
例如储存在一些防静电袋中，不要使用普通塑料袋，防止静电的积聚。
另外，电路板上的所有器件也要选用防静电材料制造，这样才能减少电源对电路板的影响，提高其可靠性。
2.增加导电层对电路板的设计要考虑到静电放电的发生原理，静电放电主要依靠静电电荷的积聚和电荷的流动释放，因此应该增加导电层。
在电路板的设计过程中可以增加一层导电铜箔，这样就可以增加电路板的导电性，减少静电的影响。
3.避免电磁辐射避免电磁辐射也是有效防静电的措施之一，因为电磁辐射的影响会使电路板中的信号受到非正常地干扰而失效。
防静电材料可以用铝箔包裹电路板，从而起到抗电磁辐射的作用，减少电路板所受到的干扰。
4.接地设计接地设计是电路板防静电的重要环节，必须采取科学合理的接地方式。
在电路板的设计中，应当尝试通过设定接地点或等效接地点等方式来完成电路的接地。
三、常见的防静电材料1.导电层导电层被广泛应用在电路板的设计中，这种材料具有优异的导电性，可以有效地去掉静电荷。
在导电层中，铜箔是常见的一种，铜箔通过较高的导电性能能够使电路板中的电流更加稳定，也起到了更好的抗干扰的作用。
静电防护(ESD)设计
静电防护（ESD）设计ESD(Electrostatic Discharge)是静电放电的简称。
非导电体由于摩擦，加热或与其它带静电体接触而产生静电荷，当静电荷累积到一定的电场梯度时（Gradient of Field）时，便会发生弧光(Arc), 或产生吸力（Mechanical Attraction）. 此种因非导电体静电累积而以电弧释放出能量的现象就称为ESD。
8-1影响物体带静电的因素材料因素电导体---电荷易中和，故不致于累积静电荷。
非电导体---电阻大，电荷不宜中和（Recombination）,故造成电荷累积.两接触材料（非导电体）之间的相对电介常数（Dielectric Constant）越大，越容易带静电。
Triboelectric Table当材料的表面电阻大于109 ohms/square时，较容易带静电.0 ohms/square~106 ohms/square 导体106 ohms/square~109 ohms/square 非静电材质109 ohms/square~ ∞易引起静电材质防静电材料之表面电阻值导电PE FOAM 104~106 ohms/square抗静电袋108~1012 ohms/square抗静电材质10~108 ohms-cm∙空气中的相对湿度越低，物体越容易带静电ESD的参数特性∙电容ESD的基本关系式：V=Q/CQ为物体所带的静电量，当Q固定时，带静电物体的电容越低，所释放的ESD电压越高。
通常女人的电容比男人高，一般人体的电容介于80pfd~500pfd之间.∙电压ESD所释放的电压，时造成IC组件故障的主要原因之一。
人体通常因摩擦所造成的静电放电电压介于10~15kV, 所能产生的ESD电压最高不超过35~40kV的上限。
人体所能感应的ESD电压下限为3~4kV∙能量W=1/2 *CV2典型的ESD能量约在17 milijoules, 即当C=150 pfd, V=15kV时W=1/2 * 150 *1012 * (15 * 103)2 =17 * 103 joules (焦耳)∙极性物体所带的静电有正负之分，当某极性促使该组件趋向Reverse Bias时，则该组件较易被破坏.5. RISE TIME ( tr )RISE TIME---ESD起始脉冲(PULSE)10%到90%ESD电流的尖峰值所须的时间.Duration--- ESD起始脉冲50%到落下脉冲50%之间所经过的的时间使用尖锐的工具放电，产生的ESD Rise time最短，而电流最大.ESD产生可分为五个阶段进行:1. 先期电晕放电（Corona Discharge）, 产生RF辐射波.2. 先期电场放电（Pre-discahrge E-Field）3. 电场放电崩溃（Collapse）4. 磁场放电(Discharge H-Field)5. 电流释出，并产生瞬时电压（Transient Voltage）8-2 电子装备之ESD问题1. 直接放电到电子组件由电压导致的破坏o以MOS（Metal Oxide Semiconductar）DEVICE为主o当ESD电压超过氧化层（如SiO2）的Breakdown Voltage时，即造成组件破坏.o由电场引起由电流导致的破坏o以BIPOLAR ( Schottky , TTL) DEVICE 为主o当ESD电流达到2~5A时，因焦耳效应产生的高热（I2t）, 将IC JUNCTION烧坏.o由磁场引起1. 直接放电到电子设备外壳当带静电的人体接触电子装备的金属外壳时，若该装备有接地，则ESD电流会直接流至地线，否则有可能流经电子组件再流至GROUND, 造成组件的破坏。
pcb板静电要求及注意事项
pcb板静电要求及注意事项（原创实用版）目录一、PCB 板静电概述二、PCB 板布局注意事项1.元件布局2.接地处理3.自动布线与手动调整三、PCB 板防静电措施1.静电敏感元器件布局2.大面积接地3.屏蔽罩使用4.温湿度控制5.静电放电保护电路四、PCB 板存放防静电措施正文一、PCB 板静电概述PCB 板，即印刷电路板，是电子产品中常见的一种基础组件。
在 PCB 板的生产和使用过程中，静电问题一直是一个难以避免的挑战。
静电放电（ESD）可能会对 PCB 板中的元器件造成损害，影响产品的性能和稳定性。
因此，在 PCB 板的设计、生产、测试和使用过程中，必须充分考虑静电防护措施。
二、PCB 板布局注意事项1.元件布局在 PCB 板设计中，合理的元件布局可以有效降低静电损伤的风险。
首先，应该将高频部分与低频部分分开，强电部分（功率电路）与弱电部分（信号处理电路）分开，以减少相互干扰。
此外，相关联的两个元件之间不要放置太远，以减少信号传输过程中的损耗。
2.接地处理良好的接地处理是防止静电积累的关键。
在 PCB 板设计中，应该尽可能使用大面积的接地平面，以提高静电放电的速度和效率。
如果是高频电路，最好加屏蔽罩，以减小外部干扰。
3.自动布线与手动调整自动布线可以提高 PCB 板的设计效率，但自动布线产生的线路可能不是最优解。
因此，在自动布线后，需要进行人工调整，以保证线路的简洁、清晰。
此外，在走线时，应尽量走直线，避免绕弯，以减小信号传输过程中的损耗。
三、PCB 板防静电措施1.静电敏感元器件布局在 PCB 板布局中，应将静电敏感元器件（如 MOSFET、IC 等）布局在远离干扰的地方，特别是远离静电放电源的地方。
此外，还可以采用屏蔽罩或静电保护元件，以减小静电放电对敏感元器件的影响。
2.大面积接地大面积接地可以提高静电放电的速度和效率，从而减小静电损伤的风险。
在 PCB 板设计中，应尽可能使用大面积的接地平面，并将所有元器件与接地平面紧密连接。
pcb板过esd要注意事项
pcb板过esd要注意事项ESD（静电放电）是指在接触或分离时，由于静电的积累而引起的电能的突然释放。
PCB（Printed Circuit Board，印刷电路板）在制造和使用过程中都容易受到ESD的影响。
在处理和测试PCB板时，需要注意以下一些事项，以防止ESD对设备和电路的损坏。
1.选择ESD安全的工作环境：为了防止ESD的产生和传播，工作环境必须具备ESD安全的条件。
这包括在地板上安装导电地板材料，使用静电消除装置（如空气离子器）来控制空气中的电荷密度，避免放置静电产生器（如塑料、纺织物和金属不良接触）和对空气湿度进行控制。
2.使用ESD安全的工作装备：在处理PCB过程中，需要使用ESD安全的工作装备，如ESD安全的操作台、椅子、手套、垫子等。
这些装备能够有效地减少静电的积累，并保护操作人员和PCB不受ESD的影响。
3.适当的人员防护：操作人员在操作PCB时应采取适当的防护措施，以减少静电的积累和释放。
这包括穿着ESD安全的服装，如无纺布制成的工作服，避免穿着金属饰品和使用导电性高的化妆品，定期检查鞋底的导电性等。
4.使用ESD安全的工具和设备：操作PCB时需要使用ESD安全的工具和设备，如ESD安全的电动螺丝刀、扳手、钳子等。
这些工具和设备具有导电性，并能有效地将产生的静电放散到大地。
5.控制静电电荷：为了避免静电电荷对PCB的损害，一些控制手段可以采取。
例如，在PCB的处理和测试过程中，使用导电性垫子或工作台来接地，以吸收并释放静电电荷。
还可以使用防护罩和静电消除器等装置来控制静电电荷的释放。
6.使用ESD防护材料：在制造PCB板时，可以使用ESD防护材料来减少对ESD的敏感性。
这些材料包括具有导电性、抗静电和静电消散性能的材料，如ESD防护垫子、ESD防护袋等。
7.建立ESD控制计划：为了有效地控制PCB板上的静电放电，需要建立一个ESD控制计划，并对相关人员进行培训。
该计划应包括操作规程、设备选择和采购、操作手册、紧急应急措施等。
PCB设计的ESD抑止准则
PCB设计的ESD抑止准则随着电气设备的普及和网络的快速发展，人们对电子产品的性能和稳定性要求也越来越高。
而静电放电（ESD）是影响电子设备稳定性的重要因素之一。
在PCB设计中，实施ESD抑制措施非常重要，特别是在高速信号线和敏感部件周围，否则可能会导致数据丢失、设备损坏等问题，给生产商和用户带来极大的损失。
因此，制定科学的PCB设计ESD抑止准则是极为必要的。
一、ESD抑制准则的基础1.了解ESD现象和特点ESD是空气中自然形成的静电在器件或电线间产生的放电，使得电压急剧升高，此过程可能造成电子器件的损坏。
同时，在工作环境中形成的ESD，也是造成系统故障和性能下降的主要原因之一。
2.知道ESD阻挡导体的特性ESD抑制准则的首要目标是确保静电电荷转移，并在信号传输线上产生尽可能少的电场。
因此，防止电流流过电动机的尺寸很重要，并且为了保证信号的完整性和性能，屏蔽阻挡应尽可能地放在源和引脚，并通过提高接地面积来保护。
3.掌握电机的安装位置和尺寸安装电动机时，要保证其位置合理，并能在尽可能少的空间内提供所需的保护。
如果是多电流信号，则应尽可能少的间隔开接线，以便保证信号在传输中的完整性。
4.掌握合适的材料和工艺在PCB布局和设计过程中，需要使用适当的材料和工艺，以确保抑制ESD的性能。
抗ESD的材料包括RFMT、polyolefin 和polyamide等。
此外，适当的处理和涂层技术也可以增强板材的抗静电能力。
二、ESD抑制准则的相关措施1.使用压敏电阻器压敏电阻器可以在绝缘电阻较低的情况下减少ESD，提高安全性能。
同时，它们还可以抵抗过电压和过电流，确保设备的正常工作。
2.增强地线的功能地线通常用来排除静电放电的干扰和干扰，同时也用来接地电路元件和其他设备。
在PCB设计中，要将地线和其他元件尽可能多地连接，以便排除ESD。
3.引线串在一起在高速信号线和敏感元器件附近的引线通常会发生ESD，因此应该将它们串在一起，以增加其抗ESD能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如何在设计PCB时增强防静电ESD功能
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗
ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器
件。通过调整PCB布局布线，能够很好地防范ESD。 来自人体、环境甚至电子
设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄
的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁
死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或
铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手
段进行防范。
在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗
ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器
件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措
施。
尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧
密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10
到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层
表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用
内层线。
对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直
和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，
如果可能，栅格尺寸应小于13mm。
确保每一个电路尽可能紧凑。
尽可能将所有连接器都放在一边。
如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。
在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的
机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱
地上。
PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的
螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔
距离为0.64mm。
在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路
地用
1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放
置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用
磁珠/高频电容的跳接。
如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线
上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。
要以下列方式在电路周围设置一个环形地：
(1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。
(2)确保所有层的环形地宽度大于2.5mm。
(3)每隔13mm用过孔将环形地连接起来。
(4)将环形地与多层电路的公共地连接到一起。
(5)对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地
连接起来。 不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻
焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处
至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环
形地的距离不能小于0.5mm。