比较全面的电子设计笔试题
集成电路设计岗位招聘笔试题与参考答案(某大型集团公司)
招聘集成电路设计岗位笔试题与参考答案(某大型集团公司)(答案在后面)一、单项选择题（本大题有10小题，每小题2分，共20分）1、在集成电路设计中，以下哪种类型的设计通常负责处理数字逻辑功能？A、模拟集成电路B、数字集成电路C、混合信号集成电路D、射频集成电路2、以下哪种技术用于在集成电路设计中实现晶体管间的连接？A、光刻技术B、蚀刻技术C、键合技术D、离子注入技术3、在CMOS工艺中，P型MOSFET的阈值电压通常会随着温度的升高而：A. 增加B. 减少C. 不变D. 先增加后减少4、下列哪一项不是减少互连延迟的有效方法？A. 使用更细的金属线B. 使用更高介电常数的绝缘材料C. 减少金属层之间的距离D. 使用铜代替铝作为互连线材料5、集成电路设计中，以下哪种工艺主要用于制造CMOS（互补金属氧化物半导体）逻辑电路？A. 双极型工艺B. 金属氧化物半导体工艺C. 双极型/金属氧化物半导体混合工艺D. 双极型/CMOS混合工艺6、在集成电路设计中，以下哪个参数通常用来描述晶体管的开关速度？A. 饱和电压B. 输入阻抗C. 开关时间D. 集成度7、在集成电路设计中，用于描述电路逻辑功能的硬件描述语言不包括以下哪一种？A. VerilogB. VHDLC. C++D. SystemVerilog8、下列选项中，哪一个不是ASIC（专用集成电路）设计流程中的一个阶段？A. 逻辑综合B. 布局布线C. 系统集成D. 物理验证9、以下哪种工艺技术通常用于制造高性能的集成电路？A. 混合信号工艺B. CMOS工艺C. GaN（氮化镓）工艺D. BiCMOS工艺二、多项选择题（本大题有10小题，每小题4分，共40分）1、在CMOS工艺中，关于阱（well）的概念，下列说法正确的有：A. NMOS晶体管通常位于P型阱中B. PMOS晶体管通常位于N型阱中C. N阱用于隔离不同区域的晶体管，防止电流泄露D. P阱可以与N阱共存于同一层硅片上而不会相互影响2、关于集成电路版图设计中的DRC（Design Rule Check）规则，下列哪些陈述是正确的？A. DRC规则是为了确保电路性能优化B. DRC规则定义了最小特征尺寸、最小间距等制造限制C. 违反DRC规则可能会导致制造缺陷，如短路或开路D. DRC规则在所有半导体制造工艺中都是相同的3、关于集成电路设计，以下哪些是典型的电路设计类型？（）A、模拟电路设计B、数字电路设计C、混合信号电路设计D、射频电路设计E、光电子电路设计4、在集成电路设计中，以下哪些因素会影响电路的功耗？（）A、晶体管的工作状态B、电源电压C、电路的复杂度D、芯片的温度E、外部负载5、在集成电路设计过程中，下列哪些技术用于提高电路的性能？A. 使用更先进的制程技术B. 优化电路布局减少信号延迟C. 增加电源电压以提升速度D. 减少电路层数降低制造成本E. 应用低功耗设计方法6、下列哪些是实现CMOS逻辑门时需要考虑的关键因素？A. 输入电平的阈值B. 输出驱动能力C. 功率消耗D. 静态电流消耗E. 电路的工作频率7、以下哪些技术或方法属于集成电路设计中的模拟设计领域？（）A. 信号处理算法B. 逻辑门电路设计C. 模拟电路仿真D. 功耗分析E. 版图设计8、在集成电路设计中，以下哪些步骤是进行版图设计的必要阶段？（）A. 电路原理图设计B. 布局规划C. 逻辑分割D. 布局布线E. 版图检查9、在CMOS工艺中，影响MOSFET阈值电压的因素有哪些？A. 氧化层厚度B. 衬底掺杂浓度C. 栅极材料类型D. 源漏区掺杂浓度E. 温度F. 器件尺寸三、判断题（本大题有10小题，每小题2分，共20分）1、集成电路设计岗位的工程师需要具备扎实的数学基础和电子工程知识。
电子工程师笔试题
电子工程师笔试题电子工程师笔试题为题（第一篇）电子工程师是现代科技领域中非常重要的角色之一。
他们负责研发、设计和维护各种电子设备和系统，以满足人们对科技产品和服务的需求。
在这个充满竞争的行业中，电子工程师需要具备扎实的理论知识和丰富的实践经验。
首先，电子工程师需要掌握相关的理论知识。
他们需要了解电子学、通信原理、电路设计、数字与模拟电子技术等基础理论。
这些知识对于电子工程师来说至关重要，它们提供了解决各种电子问题和挑战的基础。
电子工程师还需要熟悉计算机科学、数学和物理学等相关学科，以便在实践中能够灵活运用这些知识。
其次，电子工程师需要具备一定的实践经验。
他们应该能够应用他们的理论知识来解决实际的问题。
例如，他们可能需要设计和调试电路板，修复故障设备，或者测试新的电子产品。
通过实践，电子工程师可以不断提高他们的技能并获取宝贵的经验。
此外，电子工程师还应该具备良好的团队合作和沟通能力。
在现代科技行业中，团队合作是非常重要的。
电子工程师通常会与其他工程师、设计师和技术人员合作，共同解决问题并完成项目。
因此，他们需要能够有效地与团队成员沟通，并共同努力实现既定目标。
总之，成为一名优秀的电子工程师需要掌握扎实的理论知识，具备丰富的实践经验，以及良好的团队合作和沟通能力。
只有这样，他们才能在电子工程领域中脱颖而出，为创新和科技进步做出重要贡献。
（第二篇）电子工程师在科技行业中扮演着重要的角色。
随着科技的不断进步，电子工程师的职责也在不断拓展。
在未来，他们将面临更多的挑战和机遇。
首先，随着人们对科技产品和服务的需求不断增长，电子工程师需要不断更新他们的知识和技能。
新的技术和领域如物联网、人工智能和深度学习等将为电子工程师提供更多的发展机会。
因此，电子工程师应该主动学习并熟悉这些新兴领域，以保持自己的竞争力。
其次，在未来，电子工程师还需要关注可持续发展和环保。
随着环境问题的日益严重，电子工程师需要找到更加节能和环保的设计和解决方案。
史上最全电子工程师面试和笔试题目
模拟电路（基本概念和知识总揽）1、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。
2、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）3、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律。
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
4、描述反馈电路的概念，列举他们的应用？反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压（流）负反馈的特点：电路的输出电压（流）趋向于维持恒定。
5、有源滤波器和无源滤波器的区别？无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
6、基本放大电路的种类及优缺点，广泛采用差分结构的原因。
答：基本放大电路按其接法的不同可以分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。
共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。
常做为低频电压放大电路的单元电路。
共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。
电子专业笔试题
17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。（未知）
18、选择电阻时要考虑什么？（东信笔试题）
选择电阻是需要考虑电阻的功率 阻值 允许加载在其两端的最大电压 允许通过的最大电流 等等PCB 电阻的阻值大小和精度，熔点等
模拟电路
1、基尔霍夫定理的内容是什么？（仕兰微电子）
基尔霍夫定律包括电流定律和电压定律
电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
7、什么叫做OTP片、掩膜片，两者的区别何在？
OTP means one time program，一次性编程
MTP means multi time program，多次性编程
OTP（One Time Program）是MCU的一种存储器类型
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
SDRAM：Synchronous DRAM同步动态随机存储器
6、FPGA和ASIC的概念，他们的区别。（未知）
答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
EE笔试面试题目集合分类--IC设计基础
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。
（仕兰微面试题目）2、FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）2、平板电容公式(C=εS/4πkd)。
（未知）3、最基本的如三极管曲线特性。
（未知）4、描述反馈电路的概念，列举他们的应用。
（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。
（未知）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。
（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。
（未知）10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。
（未知）11、画差放的两个输入管。
（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
（仕兰微电子）13、用运算放大器组成一个10倍的放大器。
2023年常见电子类硬件笔试题含答案
硬件笔试题模拟电路1、基尔霍夫定理的内容是什么？基尔霍夫定律涉及电流定律和电压定律电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：减少放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别无源滤波器：这种电路重要有无源组件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
数字电路1、同步电路和异步电路的区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其它的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体规定？在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门也许使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛VIA2023.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间规定。
电子类竞赛基础题笔试
1．（4分）请简要说明CIF，EDIF，GDSII的意义及用途。
答：（1）CIF：一种版图数据提交格式，用一组文本命令来表示掩膜分层和版图图形，可读性强。
通过对矩形、多边形、圆、线段等基本图形的描述，图形定义描述，附加图样调用功能等，可以实现版图图形的层次性描述。
（2）GDSII：一种版图数据提交格式，可以表示版图的几何图形、拓扑关系和结构、层次以及其他属性，作为一种数据流二进制格式文件，它占用的空间较少，但无法进行编辑，可读性较差。
同一设计的GDSII文件比CIF文件长。
GDSII不包括圆的定义，一个圆用64边行近似。
（3）EDIF：电子设计交换格式，是不同EDA厂家之间交换设计数据的标准格式，解决用不同EDA厂家工具完成设计的数据交流问题。
2．在亚微米设计中，互连线的影响是十分重要的，互连线会给晶体管增加负载，是由于寄生电阻、寄生电容、寄生电感、＿＿＿＿＿造成，从而导致信号＿延迟＿、功率＿＿增大＿、电压＿减小＿、时间＿增长＿。
3．（4分）在亚微米设计中，电子迁移是由电源线和信号线上过高的电流密度造成的。
它使连线变细，最终断开，引起器件失效。
4．（4分）对付寄生参数，经常采用的方法有：①使用导电性能好的＿铜＿来代替A1；②使用＿低＿介电常数的材料来减小电容；③降低＿温度＿以减少晶格散射和电子空穴的离散活动；④规划＿＿金属＿层数。
5．（4分）DSP的中文意思是＿＿数字信号处理＿＿。
它的高速数值处理使实时模拟信号用＿数字＿＿技术处理成为可能。
在滤波器的设计中，通常只要调整DSP的＿＿＿＿＿件，就会使其输出满足不同的模拟要求，这是很吸引人的。
6. 数字信号处理器DSP技术中，其具体内容是对信号进行＿采集（两字），变换（两字）滤波（两字），＿估值（两字），等加工处理。
其应用最多的四种算法：卷积、相关、变换及级数处理，都可以用对两数进行相乘（两字）后，再求和（壹字）的通用公式表达出来。
7．（4分）请用一两句话说明DRC、ERC、LVS、extract的意义及用途。
电子设计自动化试卷试题（附答案）
电⼦设计⾃动化试卷试题（附答案）⼭东英才学院2014-2015学年第⼀学期期末考试课程代码：课程名称：《电⼦设计⾃动化》试卷（A ）年级 2011级专业本科电⽓⼯程（本试卷考试时间60分钟满分100分）⼀、单项选择题（本⼤题共10道⼩题，每⼩题2分，共20分。
）1、2. 基于EDA 软件的FPGA/CPLD 设计流程为：原理图/HDL ⽂本输⼊→________→综合→适配→__________→编程下载→硬件测试。
A. 功能仿真 B. 时序仿真 C. 逻辑综合 D. 配置3. IP 核在EDA 技术和开发中具有⼗分重要的地位；提供⽤VHDL 等硬件描述语⾔描述的功能块，但不涉及实现该功能块的具体电路的IP 核为__________。
A. 软IP B. 固IP C. 硬IP D. 全对4. 综合是EDA 设计流程的关键步骤，在下⾯对综合的描述中，_________是错误的。
A. 综合就是把抽象设计层次中的⼀种表⽰转化成另⼀种表⽰的过程。
B. 综合就是将电路的⾼级语⾔转化成低级的，可与FPGA / CPLD 的基本结构相映射的⽹表⽂件。
C. 为实现系统的速度、⾯积、性能的要求，需要对综合加以约束，称为综合约束。
D. 综合可理解为，将软件描述与给定的硬件结构⽤电路⽹表⽂件表⽰的映射过程，并且这种映射关系是唯⼀的（即综合结果是唯⼀的）。
5. ⼤规模可编程器件主要有FPGA 、CPLD 两类，其中CPLD 通过_______实现其逻辑功能。
A. 可编程乘积项逻辑B. 查找表（LUT ）C. 输⼊缓冲D. 输出缓冲6. VHDL 语⾔是⼀种结构化设计语⾔；⼀个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。
A. 器件外部特性B. 器件的内部功能C. 器件外部特性与内部功能D. 器件的综合约束7. 电⼦系统设计优化，主要考虑提⾼资源利⽤率减少功耗（即⾯积优化），以及提⾼运⾏速度（即速度优化）；下列⽅法中________不属于⾯积优化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
比较全面的电子设计笔试题下面是一套比较全面的电子设计笔试真题，欢迎大家分享。
1、平板电容公式（C二εS/4 kd）。
（）2、基尔霍夫定理的内容是什么？（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律，即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律，即在一个回路中回路电压之和为零.3、最基本的如三极管曲线特性。
（）4、描述反馈电路的概念，列举他们的应用。
（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。
（）8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。
（凹9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。
（）10、给出一差分电路，告诉其输出电压Y和Y-,求共模分量和差模分量。
（）11、画差放的两个输入管。
（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
（仕兰微电子）13、用运算放大器组成一个10倍的放大器。
（）（）14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。
（Infineon笔试试题）15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。
当RC18、说说静态、动态时序模拟的优缺点。
（威盛VIA 2003.11.06 上海笔试试题）19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。
（威盛VIA2003.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
（）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。
（）22、卡诺图写出逻辑表达使。
（威盛VIA 2003.11.06 上海笔试试题）23、化简F（A,B,C,D）二m（1,3,4,5,10,11,12,13,14,15）的（）和。
（威盛）24、please show the CMOS inverter schmatic,layout and itscross secti on with P-well process.Plot its tra nsfer curve（Vout-Vi n） And also explai n the operati on regi on of PMOS and NMOS for each segment of the transfer curve?（威盛笔试题circuit desig n-beiji ng-03.11.09）25、To design a CMOS invertor with balanee rise and fall time,please defi ne the rati on of cha nnel width of PMOS and NMOS and explai n?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。
（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2in put AND gate and explai n which in put has faster resp onse for output rising edge.（less delay time）。
（威盛笔试题circuit desig n-beiji ng-03.11.09）29、画出NOT,NAND,NOR 的符号，真值表，还有transistor level 的电路。
（Infineon 笔试）30、画出CMOS 的图，画出tow-to-one mux gate 。
（威盛VIA 2003.11.06 上海笔试试题）31、用一个二选一mux和一个inv实现异或。
（飞利浦-大唐笔试）32、画出Y二A*B C的emos电路图。
（科广试题）33、用逻辑们和emos电路实现ab ed。
（飞利浦-大唐笔试）34、画出CMOS电路的晶体管级电路图，实现Y二A*B C（D E）。
（仕兰微电子）35、利用 4 选 1 实现F（x,y,z）=xz yz 。
（）36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR 组成的原理图，根据输入波形画出各点波形。
（Infineon笔试）38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND （）39、用与非门等设计全加法器。
（华为）40、给出两个门电路让你分析异同。
（华为）41、用简单电路实现，当A为输入时，输出B波形为（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。
（）43、用波形表示D触发器的功能。
（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。
（扬智电子笔试）45、用逻辑们画出D触发器。
（威盛VIA 2003.11.06 上海笔试试题）46、画出DFF的结构图，用verilog实现之。
（威盛）47、画出一种CMOS的D锁存器的电路图和版图。
（）48、D触发器和D锁存器的区别。
（新太硬件面试）49、简述latch 和filp-flop 的异同。
（）50、LATCH和DFF的概念和区别。
（）51、latch与register的区别，为什么现在多用register.行为级描述中latch如何产生的。
（南山之桥）52、用D触发器做个二分颦的电路.又问什么是状态图。
（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16? （Intel） 16 分频？56、用filp-flop 和logic-gate 设计一个1位加法器，输入carryin 禾口current-stage ，输出carryout 禾口next-stage.（）57、用D触发器做个4进制的计数。
（华为）58、实现N 位Johnson Counter,N=5 。
（南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器。
()61、BLOCKING NONBLOCKING 赋值的区别。
(南山之桥)62、写异步D触发器的verilog module 。
(扬智电子笔试) moduledff8(clk , reset, d, q);in put clk;in put reset;in put [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge reset)if(reset)qelseqen dmodule63、用D触发器实现2倍分频的Verilog描述？(汉王笔试) module divide2( clk , clk_o, reset);in put clk , reset;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge reset)if ( reset)outelseout = in;assig n in 二~out;assig n clk_o = out;en dmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a)你所知道的可编程逻辑器件有哪些？ b)试用VHDL或VERILOG、ABLE 描述8位D触发器逻辑。
(汉王笔试)PAL, PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);in put clk;in put reset;in put d;output q;reg q;always @ (posedge clk or posedge reset)if(reset)q elseen dmodule65、请用HDL描述四位的全加法器、5分频电路。
（仕兰微电子）66、用VERILOG或VHDL写一段代码，实现10进制计数器。
（）67、用VERILOG或VHDL写一段代码，实现消除一个glitch。
（）68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解的）。
（威盛VIA 2003.11.06 上海笔试试题）69、描述一个交通信号灯的设计。
（仕兰微电子）70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。
（扬智电子笔试）71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。
（1）画出fsm（有限状态机）;（2）用verilog编程，语法要符合fpga设计的要求。
（）72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）;（2）用verilog编程，语法要符合fpga设计的要求;（3）设计工程中可使用的工具及设计大致过程。
（）73、画出可以检测10010串的状态图，并verilog实现之。
倣盛）74、用FSM实现101101的序列检测模块。
（南山之桥）a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。
例如a：0001100110110100100110b: 0000000000100100000000请画出state machine; 请用RTL 描述其state machine 。
（）75、用verilog/vddl 检测stream 中的特定字符串（分状态用状态机写）。