天线效应解决方案
天线整治方案范文
天线整治方案范文1. 引言天线是无线通信系统中不可或缺的关键组件，它的性能直接影响着通信质量和覆盖范围。
然而，由于天线的高度、方向和传输距离的限制，天线的布置与调整成为保障通信系统稳定运行的关键步骤。
本文将介绍一个天线整治方案，旨在改善现有无线通信系统中天线布局不合理、覆盖范围受限等问题，提高通信系统的可靠性和性能。
2. 目标天线整治方案的目标是优化现有的天线布置，以提高通信系统的覆盖范围、传输效率和可靠性。
具体目标如下：1.提高通信系统的覆盖范围，满足更广泛的通信需求；2.优化天线布局，减少信号干扰和弱覆盖区域；3.提高通信系统的传输效率和数据传输速率；4.降低通信系统的故障率，提高可靠性和稳定性。
3. 方案实施步骤3.1. 天线布局评估首先，需要对现有的天线布局进行评估。
评估的主要内容包括：•天线位置和高度•天线方向和覆盖范围•天线之间的干扰程度•弱覆盖区域的位置和原因等通过对现有天线布局的评估，可以确定出现问题的地方，为后续的改进提供依据。
3.2. 天线参数优化根据评估结果，对天线参数进行优化。
优化的主要内容包括：•调整天线高度和方向，以改善覆盖范围和信号强度；•优化天线的增益和方向图，以减少信号干扰和弱覆盖区域；•调整天线之间的距离和角度，以降低干扰程度。
通过优化天线参数，可以改善现有天线布局的问题，提高通信系统的性能。
3.3. 天线设备升级根据优化后的天线参数，对天线设备进行升级。
升级的内容包括：•更换新的天线设备，以支持优化后的天线参数；•升级天线支架和接口，以适应新的天线设备。
通过设备升级，可以有效改善天线的性能和寿命，并提高通信系统的可靠性。
3.4. 现场测试和优化在完成天线设备升级后，进行现场测试和优化。
测试的内容包括：•信号强度和覆盖范围的测试；•通信质量和速率的测试；•弱覆盖区域和干扰区域的定位。
根据测试结果，对天线布局进行进一步优化和调整，以确保满足通信系统的要求。
4. 结论通过以上步骤的实施，整治方案能够改善现有无线通信系统中天线布局不合理、覆盖范围受限等问题，提高通信系统的可靠性和性能。
天线效应的产生原理和解决方法
天线效应的产生原理和解决方法
天线效应是电磁干扰的一种，是指一个电磁波源直接发射到一个电气设备的表面上，形成的覆盖区域。
这是一个普遍现象，影响着电磁波源和表面上的电气设备之间的电磁能量的散布。
在某些情况下，天线效应可能会严重影响到电气设备的功能和性能，甚至会导致故障。
天线效应的产生主要有两个原因。
首先，电磁波源发出的电磁波本身可能会受到某些电气设备的强烈的电磁干扰。
其次，当空气中的电磁波与表面的电气设备相互作用时，可能会发生电磁波的反射，这就是所谓的天线效应。
要有效地抑制电磁干扰，应采取多方面的措施来缓解天线效应。
首先，尽量避免在电磁波源和电气设备之间放置金属物体，因为这些金属物体可能会影响电磁波的传播。
其次，应将复杂的磁性结构置于电气设备的表面，以减少电磁能量的散布。
此外，为了抑制电磁波的反射，可以在电气设备的表面上涂抹接地膜，以加强电磁波的吸收。
在实际应用中，应进行电磁干扰测试，以确定电磁波源和电气设备之间的电磁波发生的情况，同时应该采取必要的措施来缓解天线效应。
另外，在设计电气设备时，可以添加一些屏蔽措施，以减少对电磁波的敏感性。
综上所述，天线效应会严重影响电气设备的功能和性能。
要有效地抑制电磁干扰，除了避免在电磁波源和设备之间放置金属物体
外，还需要进行电磁干扰测试，并采取有效的抑制和屏蔽措施。
只有这样，才能有效地防止和消除天线效应对电气设备的影响。
天线效应解决方案[工作范文]
![天线效应解决方案[工作范文]](https://img.taocdn.com/s3/m/c171955b4a7302768e9939d9.png)
天线效应解决方案篇一：天线效应及解决方法干蚀刻（etch）需要使用很强的电场驱动离子原浆，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gate poly上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。
这种降低程度于gate氧化层面积内通过的电荷数成正比。
每一poly区积累的正电荷与它的面积成正比，如果一块很小的gate氧化层连接到一块很大的poly图形时，就可能造成超出比例的破坏，因为大块的poly区就像一个天线一样收集电荷，所以这种效应称为天线效应，天线效应也会发生在source/drain的离子植入时。
天线效应与poly和gate氧化层的面积之比成正比（对于 pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。
当这个比值达到数百倍时，就可能破坏氧化层。
大多数的layout中都可能有少数这样大比值的poly图形。
下图为一个可能产生天线效应的例子：mos M1的gate 由 poly连接至M2，当M1和M2距离够长造成poly和M1 gate 氧化层面积之比太大，从而可能破坏M1的gate氧化层。
消除天线效应的方法主要是设法降低接到gate的poly面积。
见右图，在poly接至gate增加一个metal跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。
天线效应产生的静电破坏也会发生在metal蚀刻时。
如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top metal 一般不用考虑天线效应的问题（基本上每条topmetal都会接到diffusion上）。
对于下层metal则不然，没有接到diffusion的下层metal当其接至gate 时，如面积过大，就极易产生天线效应。
解决方法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作篇二：PCB 中集成电路的天线效应PCB 中集成电路的天线效应如摩尔定律所述，数十年来，集成电路的密度和性能迅猛增长。
芯片天线效应
芯片天线效应
芯片天线效应是指在微电子设备中，芯片本身也可能具有接收和发送无线信号的功能，类似于天线。
这种效应可能会对设备的性能和稳定性产生一定的影响，需要在设计和制造过程中加以考虑和处理。
芯片天线效应可能会导致设备之间的干扰。
当一个芯片具有较强的接收和发送信号能力时，它可能会干扰到周围其他芯片的正常工作。
这种干扰可能会导致通信错误、数据丢失等问题，影响设备的整体性能。
因此，在设计芯片时，需要考虑如何减少天线效应带来的干扰，采取合适的屏蔽措施或调整天线设计，以确保设备之间可以正常协同工作。
芯片天线效应也可能会影响设备的电磁兼容性。
由于芯片本身具有天线效应，它可能会对周围的电磁环境产生干扰，甚至会被外部电磁场干扰。
这种干扰可能会导致设备无法正常工作，甚至损坏设备。
因此，在设计和测试阶段，需要对芯片的电磁兼容性进行评估，确保设备在各种电磁环境下都能正常工作。
芯片天线效应也可能会对设备的安全性产生影响。
由于芯片具有天线效应，它可能会成为设备的一个潜在漏洞，被黑客或恶意软件利用进行攻击。
通过发送特定的无线信号，黑客可以利用芯片的天线效应来获取设备中的敏感信息或控制设备。
因此，在设计和开发阶段，需要对芯片的安全性进行充分考虑，加强对天线效应的管理和
控制，以防止设备受到攻击。
芯片天线效应是微电子设备设计中需要重点关注的一个问题。
在设计和制造过程中，需要充分认识和理解芯片天线效应可能带来的影响，采取相应的措施进行管理和控制，以确保设备的性能、稳定性、电磁兼容性和安全性都能得到有效保障。
只有这样，才能更好地满足用户的需求，推动微电子设备领域的持续发展和创新。
lte天线技术解决方案
lte天线技术解决方案
《LTE天线技术解决方案》
LTE（Long Term Evolution）是第四代移动通信技术，其天线技术解决方案是实现高速数据传输和稳定信号覆盖的关键。
LTE天线技术解决方案主要包括MIMO（Multiple-Input Multiple-Output）、波束赋形（beamforming）和天线分集（antenna diversity）等技术。
MIMO技术通过利用多个天线进行信号传输和接收，以提高数据传输速度和系统容量。
波束赋形技术则是通过调整天线辐射方向，将信号束聚焦在用户设备上，从而提高覆盖范围和网络容量。
而天线分集技术则是通过在不同的天线上接收到相似但不完全相同的信号，从而有效减小信号接收中的多径衰落效应，提高系统的可靠性和覆盖范围。
除了以上技术，LTE天线技术解决方案还涉及了天线设计、布局和优化等内容。
例如，在城市密集区域的布局中，需要考虑天线的高度和方向，并采用分布式天线系统来提高覆盖率和网络容量。
而在农村和偏远地区，可以采用扇形天线来覆盖更广的区域。
总而言之，LTE天线技术解决方案是LTE系统中至关重要的一部分，它不仅可以提高系统的数据传输速度和容量，还可以提高系统的覆盖范围和可靠性。
随着LTE技术的不断发展，相信LTE天线技术解决方案也会不断被优化和完善，为用户提供更好的移动通信体验。
天线效应的产生机理和消除方法
天线效应的产生机理和消除方法天线效应或等离子导致栅氧损伤是指：在MOS集成电路生产过程中，一种可潜在影响产品产量和可靠性的效应。
在芯片生产过程中，暴露的金属线或者多晶硅（polysilicon）等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。
天线越长，收集的电荷也就越多，电压就越高。
若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”.随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。
1.天线效应的产生机理在深亚微米集成电路加工工艺中，经常使用了一种基于等离子技术的离子刻蚀工艺。
此种技术适应随着尺寸不断缩小，掩模刻蚀分辨率不断提高的要求。
但在蚀刻过程中，会产生游离电荷，当刻蚀导体（金属或多晶硅）的时候，裸露的导体表面就会收集游离电荷。
所积累的电荷多少与其暴露在等离子束下的导体面积成正比。
如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成F-N 隧穿电流泄放电荷，当积累的电荷超过一定数量时，这种F-N 电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性和寿命严重的降低。
在F-N 泄放电流作用下，面积比较大的栅得到的损伤较小。
因此，天线效应，又称之为“等离子导致栅氧损伤”.2.天线效应的消除方法下面本文就介绍几种消除天线效应的方法：1）跳线法。
又分为“向上跳线”和“向下跳线”两种方式。
跳线即断开存在天线效应的金属层，通过通孔连接到其它层（向上跳线法接到天线层的上一层，向下跳线法接到下一层），最后再回到当前层。
这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。
在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。
修复天线效应的方法
修复天线效应的方法天线效应是指当无线设备与基站之间的距离过远或信号受到遮挡时，导致设备无法正常接收或发送信号的现象。
在日常生活中，我们经常会遇到这样的问题，比如手机信号差或者无法连接到Wi-Fi等。
为了解决天线效应带来的困扰，我们可以采取以下方法进行修复。
1. 更换或调整设备位置天线效应常常是由设备与基站之间的距离过远或信号被障碍物遮挡所引起的。
因此，首先尝试将设备靠近基站，或者将设备放置在能够接收到较强信号的位置。
如果有可能，可以尝试调整设备的位置或方向，使其能够获得更好的信号质量。
2. 使用信号增强器或天线为了增强设备的信号接收能力，可以考虑使用信号增强器或天线。
信号增强器是一种可以放大接收到的信号的设备，可以帮助解决天线效应带来的信号弱的问题。
天线则可以根据不同的需求选择，比如室内天线、室外天线或定向天线等，以提高信号的接收和发送能力。
3. 清除信号干扰源在某些情况下，天线效应可能是由其他电子设备或无线信号源引起的。
例如，微波炉、电视机、无线路由器等设备都可能对无线设备的信号产生干扰。
因此，可以尝试将这些干扰源与无线设备之间保持一定的距离，或者关闭不必要的电子设备，以避免信号干扰。
4. 更新设备驱动程序或固件有时，天线效应可能是由设备驱动程序或固件版本过旧引起的。
因此，及时更新设备的驱动程序或固件是解决天线效应的一个重要步骤。
可以前往设备制造商的官方网站，下载并安装最新的驱动程序或固件，以提升设备的性能和稳定性。
5. 优化网络设置对于无线网络连接问题，可以尝试优化网络设置来解决天线效应。
可以通过更改无线网络的信道或频段，避免与其他无线设备发生干扰。
此外，还可以调整路由器的发射功率，以获得更好的信号覆盖范围和质量。
6. 使用信号增强应用程序针对手机信号弱的问题，可以尝试使用一些信号增强应用程序。
这些应用程序可以通过优化手机的网络设置和信号接收能力，提高信号质量和稳定性。
但需要注意的是，选择可信赖的应用程序，并避免下载和使用未知来源的应用程序。
芯片天线效应
芯片天线效应
芯片天线效应是指在芯片内部集成天线的情况下，由于天线与芯片之间的相互作用，导致芯片性能发生变化的现象。
这种效应在现代电子设备中越来越常见，因为随着设备尺寸的缩小和功能的增强，需要在更小的空间内集成更多的功能模块，包括天线。
芯片天线效应的主要原因是天线与芯片之间的相互作用。
天线的存在会影响芯片的电磁场分布，从而影响芯片的性能。
例如，天线的存在可能会导致芯片的噪声增加、灵敏度下降、功耗增加等问题。
此外，天线的存在还可能会导致芯片的射频性能发生变化，从而影响设备的通信质量。
为了解决芯片天线效应带来的问题，研究人员提出了一些解决方案。
其中一种常见的方法是采用仿真工具对芯片进行模拟，以预测天线与芯片之间的相互作用，并优化芯片设计。
另一种方法是采用特殊的材料和结构来减少天线与芯片之间的相互作用，从而降低芯片天线效应的影响。
除了以上方法外，还有一些其他的解决方案。
例如，可以采用更高级的射频技术来提高芯片的性能，或者采用更先进的制造工艺来减少芯片天线效应的影响。
无论采用哪种方法，都需要在芯片设计和制造的各个环节中加以考虑，以确保芯片的性能和可靠性。
芯片天线效应是现代电子设备中一个重要的问题，需要采取一系列
措施来解决。
通过优化芯片设计、采用特殊材料和结构、采用更高级的射频技术和制造工艺等方法，可以有效地降低芯片天线效应的影响，提高设备的性能和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
天线效应解决方案篇一：天线效应及解决方法干蚀刻（etch）需要使用很强的电场驱动离子原浆，在蚀刻gate poly和氧化层边的时候，电荷可能积累在gate poly上，并产生电压足以使电流穿过gate的氧化层，虽然这种状况通常不会破坏gate氧化层，但会降低其绝缘程度。
这种降低程度于gate氧化层面积内通过的电荷数成正比。
每一poly区积累的正电荷与它的面积成正比，如果一块很小的gate氧化层连接到一块很大的poly图形时，就可能造成超出比例的破坏，因为大块的poly区就像一个天线一样收集电荷，所以这种效应称为天线效应，天线效应也会发生在source/drain的离子植入时。
天线效应与poly和gate氧化层的面积之比成正比（对于 pmos和nmos,要分开计算gate氧化层的面积，因为它们的击穿电压不同）。
当这个比值达到数百倍时，就可能破坏氧化层。
大多数的layout中都可能有少数这样大比值的poly图形。
下图为一个可能产生天线效应的例子：mos M1的gate 由 poly连接至M2，当M1和M2距离够长造成poly和M1 gate 氧化层面积之比太大，从而可能破坏M1的gate氧化层。
消除天线效应的方法主要是设法降低接到gate的poly面积。
见右图，在poly接至gate增加一个metal跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。
天线效应产生的静电破坏也会发生在metal蚀刻时。
如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top metal 一般不用考虑天线效应的问题（基本上每条topmetal都会接到diffusion上）。
对于下层metal则不然，没有接到diffusion的下层metal当其接至gate 时，如面积过大，就极易产生天线效应。
解决方法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作篇二：PCB 中集成电路的天线效应PCB 中集成电路的天线效应如摩尔定律所述，数十年来，集成电路的密度和性能迅猛增长。
众所周知，这种高速增长的趋势总有一天会结束，人们只是不知道当这一刻来临时，集成电路的密度和性能到底能达到何种程度。
随着技术的发展，集成电路密度不断增加，而栅氧化层宽度不断减少，超大规模集成电路中常见的多种效应变得原来越重要并难以控制。
天线效应便是其中之一。
在过去的二十年中，半导体技术得以迅速发展，催生出更小规格、更高封装密度、更高速电路、更低功耗的产品。
本文将讨论天线效应以及减少天线效应的解决方案。
天线效应天线效应或等离子导致栅氧损伤是指：在MOS集成电路生产过程中，一种可潜在影响产品产量和可靠性的效应。
目前，平版印刷工艺采用“等离子刻蚀”法（或“干法刻蚀”）制造集成电路。
等离子是一种用于刻蚀的离子化/活性气体。
它可进行超级模式控制（更锋利边缘/更少咬边），并实现多种在传统刻蚀中无法实现的化学反应。
但凡事都有两面性，它还带来一些副作用，其中之一就是充电损伤。
等离子充电损伤是指在等离子处理过程中，MOSFET中产生的栅氧化层的非预期高场应力。
在等离子刻蚀过程中，大量电荷聚集在多晶硅和金属表面。
通过电容耦合，在栅氧化层中会形成较大电场，导致产生可损伤氧化层并改变设备阀值电压（VT）的应力。
如下图所示，被聚集的静电荷被传输到栅极中，通过栅氧化层，被电流隧道中和。
显而易见，暴露在等离子面前的导体面积非常重要，它决定静电荷聚集率和隧穿电流的大小。
这就是所谓的“天线效应”。
栅极下的导体与氧化层的面积比就是天线比率。
一般来讲，天线比率可看做是一种电流倍增器，可放大栅氧化层隧穿电流的密度。
对于给定的天线比率来说，等粒子密度越高，隧穿电流越大。
更高的隧穿电流意味着更高的损伤。
导体层模式刻蚀过程——累积电荷量与周长成正比。
灰化过程——累积电荷量与面积呈正比。
接触刻蚀过程——累积电荷量与通过区域的面积成正比。
天线比率（AR）的传统定义是指“天线”导体的面积与所相连的栅氧化层面积(来自: 小龙文档网:天线效应解决方案)的比率。
传统理论认为，天线效应降低程度与天线比率成正比（每个金属层的充电效果是相同的）。
然而，人们发现天线比率并不取决于天线效应，还需要考虑布局问题。
布局对充电损伤的影响充电损伤的程度是一个几何函数，与极密栅线天线相关。
但是由于刻蚀率的差异反映出的刻蚀延迟、等离子灰化和氧化沉积以及等离子诱导损伤（PID）的原因，使得充电损伤更容易受到电子屏蔽效应的影响。
因此，天线效应的新模式需要考虑刻蚀时间的因素，如公式1。
而通过插入二极管或桥（布线）控制天线效应，可以更好地预测天线效应，如公式2所示。
其中，Q指在刻蚀期间，向栅氧化层注入的总积累电荷。
A为导电层面积，等离子电流密度J下的电容容量为C a为栅极面积，等离子电流密度J下的电容容量为aα为电容比P为天线电容器的周长p为栅电容器的周长ω为等离子电源的角频率根据基于PID的新模式，PID不取决于AR，但是天线电容与栅极电容的比例是PID的良好指标。
PID取决于等离子电源的频率，当氧化层《4nm，PID将对应力电流变得不敏感。
在不增加J的情况下，增加栅极的介电常数，可增加PID。
减少天线效应的设计解决方案下面几种解决方案都可以用来降低天线效应。
1.跳线法：通过插入跳线，断开存在天线效应的天线并布线到上一层金属层；直到最后的金属层被刻蚀，所有被刻蚀的金属才与栅相连。
2.虚拟晶体管：添加额外栅会减少电容比；PFET比NFET 更敏感；反向天线效应的问题。
3.添加嵌入式保护二极管：将反向偏置二极管与晶体管中的栅相连接（在电路正常运行期间，二极管不会影响功能）。
4.布局和布线后，插入二极管：仅将二极管连接到受到天线效应的金属层，一个二极管可保护连接到相同输出端口的所有输入端口。
消除天线效应最重要的两个方法便是跳线法和插入二极管。
接下来，我们将详细讨论这两种方法。
跳线法是应对天线效应最有效的方法。
插入二极管可解决其他天线问题。
跳线法跳线是断开存在天线效应的金属层，通过通孔连接到其它金属层，最后再回到当前层。
如下图所示，跳线法将很长的天线分成若干短天线，减小连接到栅输入的电线面积，从而减少聚集电荷。
需要注意的是，跳线的放置位置十分重要。
必须把跳线放置在可减少布线长度的位置。
下图可详细说明。
如下图所示，在两张图片中，输入和输出引脚间都有同样长度的间距，只是跳线位置稍有不同。
第一张图的电路没有受到天线效应的影响，而第二张图中的电路却受到了天线效应的影响。
通过这个例子可以很明显的看出，可使用跳线（又叫做“桥”）避免天线效应。
跳线即断开存在天线效应的金属层，通过通孔将静电荷传送到更高一层的金属层，然后再回到当前层。
在金属化的过程中，除了在最高一层上，引脚与很小的电线面积相连接，避免该层以下的任何天线问题的发生。
插入二极管如图所示，在逻辑栅输入引脚旁边插入二极管，可为底层电路提供一个电荷泄放路径，因此篇三：天线效应Antenna Effect天线效应：当大面积的金属1直接与栅极相连，在金属腐蚀过程中，其周围聚集的离子会增加其电势，进而使栅电压增加，导致氧化层击穿。
大面积的多晶硅也有可能出现天线效应。
打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。
那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在wafer上，从而形成某一层。
理论上，打入wafer 的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离电荷。
另外，离子注入（ion implanting）也可能导致电荷的聚集。
可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。
这些电要放到哪里去呢？我们知道，在CMOS 工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲,最容易遭到伤害的地方就是gate oxide。
通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几率。
“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）的面积与所相连的gate oxide的面积的比率。
这个比率越大，就越容易发生antenna effect。
这个值的界定与工艺和生产线有关，经验值是300：1。
我们可以通过DRC来保证这个值。
随着工艺技术的发展，gate的尺寸越来越小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在以下工艺，我们就不得不考虑这个问题了。
避免措施：减小与栅连接的多晶硅和金属一面积，令其在所接栅面积的100倍以下：采用第二层金属过渡。