EDA课程设计_基于VHDL的HDB3编译码器的设计(1)
基于VHDL语言的HDB3编译码器的设计
目录摘要 (Ⅰ)Abstract (Ⅱ)引言 (1)1 绪论 (2)1.1 现代数字系统设计的发展概述 (2)1.2 EDA技术简介 (2)1.2.1 概述 (2)1.2.2 EDA技术基本特征 (3)1.2.3 EDA技术的开发工具 (3)1.3 可编程逻辑器件简介 (4)1.3.1 可编程逻辑器件的分类 (4)1.3.2 可编程逻辑器件的特点 (5)2 开发工具简介 (6)2.1 VHDL语言 (6)2.1.1 VHDL语言简介 (6)2.1.2 VHDL语言特点 (6)2.2 Max+PlusⅡ简介 (7)2.2.1 Max+plusⅡ基本特点 (7)2.2.2 Max+plusⅡ使用简介 (8)3 HDB3码简介 (9)3.1 基带传输的常用码型 (9)3.1.1 传输码性的选择原则 (9)3.1.2 AMI码 (10)3.1.3 HDB3码 (10)3.2 HDB3码的编/译码规则 (10)3.2.1 HDB3码的编码规则 (10)3.2.2 HDB3码的译码规则 (12)4 HDB3编/译码器的VHDL建模 (12)4.1 HDB3编码器的VHDL建模 (12)4.1.1 插“V”模块的建模 (13)4.1.2 插“B”模块的建模 (13)4.1.3 单/双极性转换模块的建模 (14)4.2 HDB3译码器的VHDL建模 (15)5 仿真与实现 (16)5.1 HDB3编码器的仿真与实现 (16)5.1.1 插“V”模块的流程与仿真 (16)5.1.2 插“B”模块的流程与仿真 (18)5.1.3 单/双极性转换模块的流程与仿真 (20)5.1.4 HDB3编码器整体仿真 (22)5.2 HDB3译码器的仿真与实现 (23)结论 (25)致谢 (26)参考文献 (27)附录 (28)程序清单 (28)摘要数字基带信号的传输是数字通信系统的重要组成部分。
在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。
基于VHDL语言和可编程逻辑器件实现HDB3编译码器的设计
基于VHD1语言和可编程逻辑器件实现HDB3编译码器的设计1、引言HDB3(HighDensityBiPO1ar三阶高密度双极性)码是在AM1码的基础上改进的一种双极性归零码，它除具有AM1码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接且码型，因此HDB3码的编解码就显得极为重要了。
目前，HDB3码主要由专用集成电路及相应匹配的外围中小规模集成显来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。
随着可编程器件的发展，这一难题得到了很好地解决。
本文利用现代EDA设计方法学和VHD1语言及模块化的设计方法，设计了适合于FPGA实现的HDB3编译码器的硬件实现方案。
不但克服了分立硬件电路带来的抗干扰差和不易调整等缺陷，而且具有软件开发周期短，成本低，执行速度高，实时性强，升级方便等特点。
2、HDB3编解码原理要了解HDB3码的编码规则，首先要知道AMI码的构成规则，AMI码就是把单极性脉冲序列中相邻的“1”码(即正脉冲)变为极性交替的正、负脉冲。
将“0”码保持不变，把“1”码变为+1、-1交替的脉冲。
如：NRZ码：IOOOOIOOOOI1OOOOIIAMI码：TOOOO+10000T+10000T+1HDB3码是一种AM1码的改进型，它的编码原理可简述为，在消息的二进制代码序列中：(1)当连“0”码的个数不大于3时，HDB3编码规律与AM1码相同，即“1”码变为“+1”、“T”交替脉冲；(2)当代码序列中出现4个连“0”码或超过4个连“0”码时，把连“0”段按4个“0”分节，即“0000”，并使第4个“0”码变为“1”码,用V脉冲表示。
这样可以消除长连“0”现象。
为了便于识别V脉冲，使V脉冲极性与前一个“1”脉冲极性相同。
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
1.2.1
作为一种可编程逻辑器件，现场可编程门阵列（Filed Programmable Gate Array）的出现是可编程逻辑器件发展变化的必然，它的出现推动着可编程逻辑器件的进一步发展。因此说，了解了可编程逻辑器件的发展历程，也就了解了FPGA的发展历程。
可编程逻辑器件是20世纪70年代发展起来的一种新型器件。它的应用不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统的设计方式带来了革命性的变化。可编程逻辑器件的发展是以微电子制作技术的不断进步为基础的，其结构和工艺的变化经历了一个不断发展变革的过程。
HDB3码又叫三阶高密度双极性码(High Density Bipolar)，是在AMI码的基础上改进的一种双极性归零码，它除具有AMI码功率谱中无直流分量，可进行差错自检等优点外，还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点，而且HDB3码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了。
这些早期的PLD器件的一个共同的特点就是可以实现速度特性较好的逻辑功能，但是由于其结构过于简单，因此只能用于实现较小规模的电路设计。
为了填补这一缺陷，20世纪80年代中期，著名的可编程逻辑器件厂商Alter和Xilinx分别推出了扩展型的复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)和类似于标准门阵列的现场可编程门阵列FPGA。CPLD和FPGA的功能基本相同，只是芯片内部原理和结构有些差别。这两种器件兼容了PAL和GAL器件的优点，可用于实现较大规模的电路设计，编程也很灵活，所以，被广泛应用于产品的原型设计和小批量生产之中。几乎所有使用PLA、GAL和中小规模通用数字集成电路的场合均可应用CPLD和FPGA器件。
基于EDA技术的HDB3编解码器设计与实现.
（二 〇 一 六 年 六 月本科毕业设计说明书 题 目：基于E D A 技术的H D B 3编 码器的设计与实现 学生 学 院：信息工程学院 系 别：电子系 专 业：通信工程班 级：通信指导教师： 教授摘要为了弥补AMI码不能克服长连零导致的通信同步的问题，所以产生了HDB3码。
这样编码很大程度上提高了编码传输中检错、纠错的能力，从而提高了数字基带信号的通信质量。
本次设计是基于EDA技术的HDB3编码器的设计，以VHDL为语言工具，QuartusII 软件为设计平台，以及搭建硬件电路完成了对HDB3编码器的设计。
整个设计划分为3个模块，分别单独设计，最后3个模块级联后就实现了HDB3编码器。
本设计说明书首先分别介绍了EDA技术与可编程器件、开发工具的使用概述和特点，对AMI 码、HDB3码进行了重点阐述和分析，这对后续的设计起着重大作用。
其次，通过对三种HDB3编码器的设计方案的对比分析，得出最佳方案。
对HDB3编码器各个模块的实现基本原理和对VHDL语言的编码思想进行了详细的介绍，同时描述了对模块功能的流程图的设计，通过波形仿真的方式来验证各个模块的功能。
最后通过软件仿真、硬件电路测试的方式来验证本次设计的HDB3编码器的正确性、合理性。
从仿真的结果可以看出整个设计基本完成了HDB3编码器的设计，但输出相对于输出有时钟脉冲上了延时。
关键词：HDB3；VHDL；编码器；QuartusII软件AbstractIn order to make up for the AMI code can not overcome the long even zero lead to the problem of communication synchronization, so generated HDB3 code. This code to a large extent improve the coding for data transmission error detection and error correction ability, so as to improve the quality of the digital baseband signal communication.This design is based on the EDA technology of the HDB3 encoder design, with VHDL as the language tool, QuartusII software for the design platform, as well as to build a hardware circuit to complete the design of the HDB3 encoder. The whole design is divided into 3 modules, which are separately designed, and the last 3 modules are cascaded to implement the HDB3 encoder. The design specification are first introduced EDA technology and device programming, development tools using the overview and characteristics, the AMI code and HDB3 code has carried on the key elaboration and analysis of, which the subsequent design plays a major role. Secondly, through the comparative analysis of the design scheme of the three kinds of HDB3 encoder, the optimal scheme is obtained. Each module of the HDB3 encoder to achieve basic principle and of VHDL code method are introduced in detail, and describes the flow chart of the function module design, through the simulation waveform to verify the function of each module. Finally through the software simulation, hardware circuit test method to verify the correctness and rationality of the design of the HDB3 encoder. From the simulation results we can see that the design of the entire design basically completed the HDB3 encoder design, but the output relative to the output of the clock pulse on the delay.Key words: VHDL；HDB3；encoder；Quartus II software目录引言 (1)第一章 EDA技术与可编程逻辑器件 (2)1.1 EDA技术简介 (2)1.1.1 EDA技术概述 (2)1.1.2 EDA技术基本特征 (2)1.1.3 EDA技术的的设计方法 (2)1.1.4 EDA技术的开发流程 (3)1.1.41 设计输入 (3)1.1.42 逻辑综合与优化 (3)1.1.43 目标器件的布局布线 (3)1.1.44 设计仿真 (3)1.1.45 编程下载 (3)1.1.5 EDA技术的发展趋势 (3)1.2 可编程逻辑器件简介 (4)1.2.1 可编程逻辑器件的分类 (4)1.1.2 可编程逻辑器件的原理 (4)第二章开发工具的简介 (5)2.1 VHDL语言 (5)2.1.1 VHDL语言简介 (5)2.1.2 VHDL语言特点 (5)2.2 QuartusII软件的简介 (5)2.2.1 QuartusII软件基本特点 (5)2.2.2 QuartusII软件的使用 (5)第三章AMI码、HDB3码 (7)3.1 AMI码的简介与分析 (7)3.2 HDB3码的简介与分析 (7)3.3 HDB3码的编码规则 (7)3.4 HDB3码的应用 (8)4.1 HDB3编码器的VHDL建模 (9)4.2 插V模块编码的思想的产生及其原理 (10)4.21插“V”模块编码思想的产生 (10)4.22 插“V”模块编码的原理 (10)4.23 插“V”模块的仿真结果 (11)4.24 插“V”模块的仿真分析 (12)4.3 插“B”模块编码的思想及其原理 (12)4.31插“B”模块编码思想的产生 (12)4.32插B码的编码的原理 (12)4.33 插“B模块的仿真结果 (13)4.34 插“B模块的仿真结果分析 (14)4.4 极性变换模块编码的思想及其原理 (14)4.41 极性变换模块编码思想的产生 (14)4.42 极性变换模块的编码原理 (14)4.43极性变换模块的仿真结果 (15)4.44 极性变换模块仿真结果分析： (16)4.5 HDB3编码器整体设计 (17)4.51 HDB3编码器整体设计原理 (17)4.52 HDB3编码器整体仿真 (17)4.53 整体仿真结果分析 (18)4.54 HDB3编码器整体设计时钟设置 (18)第五章 HDB3编码器的的引脚锁定和编程下载 (19)5.1 HDB3编码器的的引脚锁定 (19)5.2 HDB3编码器的配置文件下载 (23)5.3 HDB3编码器的极性变换模块附加电路的设计 (25)5.31芯片的选择及其介绍 (25)5.32 硬件电路设计 (25)结论 (26)参考文献 (27)附录 (28)谢辞 (34)引言EDA技术在当前的数字系统设计中是一种必备的高度自动化的技术，它可以实现硬件系统的设计用软件设计来来完成，在电子信息设计领域非常热门的一种技术，也是有广阔的前景的一门技术。
毕业设计- 基于VHDL语言的HDB3码编解码器设计
基于VHDL语言的HDB3码编解码器设计引言 (2)1 绪论 (2)1.1可编程逻辑器件概述 (2)1.1.1 可编程逻辑器件的发展历程 (2)1.1.2 可编程逻辑器件的特点 (3)1.1.3 可编程逻辑器件的一般设计流程 (4)1.1.4 现代数字系统的设计方法 (6)1.2 VHDL语言概述 (7)1.2.1 VHDL语言介绍 (7)1.2.2语言特性、功能与特点 (7)1.2.3 TOP-DOWN的设计思想简介 (8)1.3 Quartus® II的介绍 (9)1.3.1 Quartus® II的产生与发展 (9)1.3.2 Quartus® II功能概论 (10)1.3.3 Quartus® II的应用 (10)2 HDB3码介绍 (21)2.1 数字基带信号 (21)2.2 NRZ，AMI，HDB3码之间的对应关系 (21)2.3 HDB3码的编/译码规则 (22)3 用VHDL语言设计HDB3编码器 (24)3.1 HDB3编码器实现的基本原理 (24)3.2 HDB3编码器的设计过程 (24)3.3 HDB3编码器仿真波形 (30)4 用VHDL语言设计HDB3译码器 (31)4.1 HDB3解码器实现的基本原理 (31)4.2 HDB3解码器的设计过程 (32)4.3 HDB3解码器仿真波形 (33)5总结 (34)5.1 系统设计思路小结 (34)5.2 毕设存在的问题及不足 (35)5.3 毕设后的感想 (35)致谢 (36)参考文献 (37)附录：基于VHDL语言的HDB3码编/解码器设计程序 (37)现代通信在技术一般的数字通信系统中首先将消息变为数字基带信号，称为信源编码，经过调制后进行传输，在接收端先进行解调恢复为基带信号，再进行解码转换为消息。
在实际的基带传输系统中，并不是所有电波均能在信道中传输，因此有基带信号的选择问题，因此对码型的设计和选择需要符合一定的原则。
基于VHDL的HDB3编码器的建模与设计
３建模与设计
编码器的建模与设计
林挺钊 福建工程 学院 电子信 息与电气工程 系
的主要缺点是连 … 过长时不易提取同步 ０
信息 。 ＨＤＢ 码 （ ３ 又称三阶高密度双极性码 ） 是对 ＡＭＩ 码经过扰 码之后得到的 。它保留 了ＡＭＩ 的全部优点 ， 并且克服 了ＡＭＩ 码在 连 … 过长时不 易提取 同步信息的缺点 。 ０ ＨＤ ３ 是 Ｃ Ｉ Ｔ建 议 欧 洲 系 列一 、 、 Ｂ码 ＣＴ 二 三 次群 的接 口码 型 Ｉ。 １
一
包 括 Ａ
Ｃ Ｔ
—
Ｉ
Ｖ Ｅ
，
柯敏 毅 ｛ ６ ｉ ９７ ） 男｛ 汉族） ｉ ｊ 工业 ・湖 ￡ 大 学 计 算机学 副教 授 ，硕 士 究生 导师 。 完 旰 主 要 从 事 网络与 通信 ，计 算机 控 制 系统 ， 数 据 舜理论 与泣 飘等责 面 啦砜 巍口 黄 涛 ９ ４ 、Ｉ ｌ ８毒 汉谣 潞 北工 业大 男 学诗 算 机 学 硕 士礤究 生 ・茔 要 事 瓷 与通 信 责面 硒 竞 ｜罄 ｜
不 。
…一一 一 … 一一 …
ＶＨＤＬ（ 超高速硬件描述语言 ） 是一标 准化的硬件描述语言。采用 ＶＨＤ Ｌ设计的 电路 通常可以在 单个可编程 芯片上 实现 ， 并且设计过程与传统方式相比极为方便快 捷 。使用 ＶＨＤ Ｌ进行 电子系统设 计，可以 使用 自顶 向下的模块化设计方法 ，设计成 果标准化 ， 可移植性好 。 本文 的 目的就是用 ＶＨＤ Ｌ设计能够在一块 可编程芯 片上 实现
ｏ ｛． １．］ 厂 ． 厂 ’ ｌ
０ ｉ
基于VHDL的HDB3编码电路设计
基于VHDL的HDB3编码电路设计作者：陆静杜成珠来源：《上海信息化》 2017年第8期陆静杜成珠在某些有线信道中，特别是在传输距离不太远的情况下，基带信号可以不经过载波调制而直接进行传输。
这样的传输系统被称为数字基带传输系统。
通常，工作人员需要对基带信号进行编码，以使基带信号适于在基带信道中传输。
三阶高密度双极性码（High-density Bipolar-3，简称HDB3）因具有如无低频成分、无直流成分、连0串个数少等很多其他码型不具备的优点，有利于定时信号恢复，可以很好地满足信道频谱特性要求，是COTT（国际电报电话咨询委员会）推荐使用的码型，在很多实际的通信系统中有着广泛应用。
近年来，由于VHDL（超高速集成电路硬件描述语言）可读性强、可移植功能强大，伴随着FPGA/CPLD（现场可编程门阵列／复杂可编程逻辑器件）的发展，数字通信系统的VHDL电路设计研究逐渐流行。
HDB3编码过程HDB3编码过程为：首先对二进制消息代码进行预检，检查其连0串情况，如果代码中不存在4个或4个以上连0串，则按照AMI（传号交替反转码）的编码规则进行编码，即二进制代码中的0仍编码为0，而二进制代码中的l交替地编码为+l和l；当代码中连续出现4个或多于4个的连0串时，则将每4个连O串的第4个0编码成与其前一非O码（+l或1）同极性的码元。
该码元可能破环“极性交替反转”的规律，故而被定义为破坏码元，记为V符号，即+l 对应+V，一l对应一V。
插入破坏码元V符号后，可能会造成无直流特性，为此还必须保证相邻V符号之间也应极性交替。
可以看出，当相邻V符号之间的非O码个数是奇数时，相邻V符合极性是交替的；当非0码个数是偶数时，便不能保证相邻v从上述编码过程可以看出，每一个V符号总是与前一个非O码元符号同极性，此处非O码元包括B符号。
这就意味着，从接收方获取到的编码序列中，可以很容易地找到破坏符号V，接着即可确定V符号及前面的3个编码必是连O编码，从而恢复4个连0码元串，再将编码序列中所有一l码变换为+l码后，便恢复出原二进制消息代码。
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
昆明学院2013 届毕业论文（设计）论文（设计）题目基于FPGA的HDB3码的编码器与译码器设计（软件设计）子课题题目姓名周艳学号 201004090147所属院系自动控制与机械工程学院专业年级 2010级通信技术1班指导教师任杰2013年 5月HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。
FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。
利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。
本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。
接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。
然后介绍HDB3码的编译码原理以及其特点。
最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。
关键词：HDB3码；FPGA；EDA;VHDL;编译码HDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design.This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summary of digital circuits’ design by using VHDL is provided.Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Keywords: HDB3 code; FPGA ; EDA ; VHDL; Encoder and Decoder目录第一章概述 (1)1.1 HDB3码的简述 (1)1.2 FPGA简介 (2)1.2.1 FPGA的发展历程 (2)1.2.2 FPGA基本结构及其特点 (3)1.3 EDA技术 (4)1.4 VHDL硬件描述语言 (4)1.4.1 简介 (4)1.4.2 VHDL具有的特点 (5)1.4.3 VHDL的优点 (7)1.4.4 VHDL设计硬件电路的方法 (7)第二章 HDB3码的编译规则 (10)2.1主要的基带传输码型 (10)2.1.1 NRZ码的编码规则 (10)2.1.2 AMI码的编码规则 (10)2.2 HDB3码的编码规则 (11)2.3 HDB3码的译码规则 (12)2.4 HDB3码的检错能力 (12)第三章 HDB3编码器的FPGA实现 (13)3.1 HDB3码编码器的实现分析 (13)3.2 HDB3码编码器的设计思路 (13)3.2.1 4连‘0’的检出加V及判‘1’极性 (13)3.2.2 取代节的选取 (13)3.3设计建模 (14)3.3.1插“V”码模块设计及仿真 (15)3.3.2插“B”码模块设计及仿真 (17)3.3.3 HDB3编码器的极性转换模块设计及仿真 (20)第四章 HDB3译码器的FPGA实现 (24)4.1 译码器的实现分析 (24)4.2 HDB3译码器的设计思路 (24)4.3 V的检测 (25)4.4 扣V扣B (25)4.5 设计建模 (25)4.5.1扣V扣B的实现 (26)4.6 软件仿真 (26)第五章结论 (28)参考文献 (29)附录 (30)谢辞 (38)第一章概述1.1 HDB3码的简述HDB3（High Density Bipolar of order 3code）码的全称是三阶高密度双极性码，又称为四连“0”取代码，它是一种AMI码的改进，保持了AMI码的优点而克服其缺点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA课程设计---基于VHDL的HDB3编译码器的设计课题：基于VHDL的HDB3编译码器的设计指导老师：姓名：学号:目录1 绪论 (1)1.1可编程逻辑器件概述 (1)1.1.1 可编程逻辑器件的发展历程 (1)1.1.2 可编程逻辑器件的特点 (2)1.1.3 可编程逻辑器件的一般设计流程 (4)1.1.4 现代数字系统的设计方法 (6)1.2 VHDL语言概述 (7)1.2.1 VHDL语言介绍 (7)1.2.2语言特性、功能与特点 (7)1.2.3 TOP-DOWN的设计思想简介 (8)2 HDB3码介绍 (10)2.1 数字基带信号 (10)2.2 NRZ，AMI，HDB3码之间的对应关系 (10)2.3 HDB3码的编/译码规则 (11)3 用VHDL语言设计HDB3编码器 (13)3.1 HDB3编码器实现的基本原理 (13)3.2 HDB3编码器的设计过程 (13)3.3 HDB3编码器仿真波形 (22)4 用VHDL语言设计HDB3译码器 (23)4.1 HDB3解码器实现的基本原理 (23)4.2 HDB3解码器仿真波形 (24)5. 单/双极性变换的硬件实现 (25)5.1单/双极性变换的硬件实现 (25)6 总结 (27)6.1 系统设计思路小结 (27)6.2 课程设计存在的问题及不足 (28)参考文献 (28)1 绪论1.1可编程逻辑器件概述1.1.1 可编程逻辑器件的发展历程从20世纪60年代开始，数字集成电路经历了小规模集成电路(SSI-SmallScale Interation，几十到几百门)，中规模集成电路(MSI-Medium ScaleIntegration，几百到几千门)，大规模集成电路(LSI-Large Scale Integration，几千到几万门)，超大规模集成电路(VLSI-Very Large Scale Integration，几百万门以上)等几个发展阶段。
在此期间先后出现了各种不同类型的数字集成电路，从大的方面可以将它们分为三种类型。
1.标准逻辑器件即中小规模集成电路，如TTL工艺的54/74系列和CMOS工艺的CD4000系列的各种逻辑门，触发器，译码器，多路转换器，计数器和寄存器等逻辑器件就属于这一类。
标准器件的生产批量大，成本低，价格便宜。
由于其功能完全确定，版图设计时可将精力投入到提高性能上，因此这种器件的工作速度一般都很快。
它是传统数字系统设计中使用的主要器件，但集成度不高,用它设计的系统器件多，功耗大，而且印刷电路版走线复杂，焊点多，致使系统的可靠性降低。
应为用户无法修改这类器件的功能，使得修改设计时比较麻烦，改动系统中的一个器件往往就需要重新设计印刷电路。
2.由软件配置的集成电路器件20世纪70年代以后陆续推出了由软件配置的微处理器(CPU)和单片机等逻辑器件，它们较好的弥补了上述标准逻辑器件的缺陷。
这类器件集成度高，逻辑功能可由软件自由配置，因而由它们构成的数字系统灵活性大大增强。
但这类器件的工作速度比较底，不能直接用于速度要求特别严格的场合。
另外，这类逻辑器件通常需要有若干标准逻辑器件搭成的外围电路才可以工作，所以硬件规模也较大。
3.专用集成电路ASIC(Application Specific Intergrated Circuits)ASIC 的出现在一定程度上克服了上述两种逻辑器件的某些缺点。
ASIC是为了满足一种或几种特定功能而设计并制造的集成电路芯片，他的密度一般都很高，一片ASIC芯片就能取代一块有若干中小规模集成电路芯片搭成的印刷电路板，甚至一个完整的数字电路系统也能用一片ASIC芯片实现。
因此，使用ASIC能大大减小系统的硬件规模，降低系统功耗，提高系统可靠性，保密性和工作速度。
ASIC按制造方法又可分为全定制(Full Custom)产品，半定制(Semi-custom)产品和可编程逻辑器件(PLD)。
(1)全定制产品全定制的ASIC芯片的各层掩膜都是按特定的电路功能专门制造的。
设计人员从晶体管的版图尺寸，位置和互连线开始设计，以求达到芯片面积利用率高，速度快，功耗低的最优性能。
要经过电路设计，逻辑模拟，版图设计和集成电路的各道生产工序才能制造出符合要求的专用集成电路芯片。
它的设计制作成本高，周期长，还带有较大的风险性，一旦设计失误就会浪费大量自己与设计时间，因此全定制的专用集成电路只在特大批量生产的情况下才适用。
(2) 半定制产品半定制产品是一种约束性设计方式。
约束的主要目的是简化设计，缩短设计周期和提高芯片成品率。
半定制ASIC芯片上的单元电路是由器件生产厂家预先作好的，只剩下金属连接层的掩摸有待按用户的具体要求进行设计与制造。
母片通用性较强，可以大批量生产，因而成本较低。
设计半定制ASIC芯片时，用户根据设计要求及所选母片的结构设计出连线版图，在交器件生产厂家布金属连接线。
最常见的半定制ASIC有门阵列，门海和标准单元等。
半定制ASIC与全定制ASIC相比，当生产量不是很大时，它的设计和生产周期较短，成本低，风险也小。
(3) 可编程逻辑器件以上两种ASIC的设计和制造都离不开器件生产厂家，用户主动性较差。
随着微电子技术的发展，设计师们更愿意自己设计专用集成电路芯片，并尽可能缩短设计周期，最好是在实验室里就可以设计出合适的ASIC芯片，并且立即投入实际应用之中，在使用中也能比较方便的对设计进行修改。
可编程逻辑器件就是为了满足这一需求应运而生的。
PLD芯片上的电路和金属引线都是事先由器件生产厂家作好的，但其逻辑功能在出厂时并没有确定，可由用户根据需要借助于PLD开发工具通过对其“编程”的办法来确定。
因此设计师们不通过器件生产厂家就能自己设计出符合要求的各种ASIC芯片。
PLD器件兼有逻辑器件速度快、微处理器灵活性好和定制与半定制ASIC集成度高的优点，且大都可多次重复编程，为设计和开发带来很大方便，是实现新型数字系统的理想器件。
1.1.2 可编程逻辑器件的特点PLD的特点是在进行系统设计时体现出来的，使用PLD设计数字系统会带来许多好处，归结起来主要有以下几点。
（1）集成度高PLD器件集成度高，一片PLD可代替几片、几十片乃至上百片中小规模的数字集成电路芯片。
用PLD器件实现数字系统时用的芯片数量减少，占用印刷线路板面积小，整个系统的硬件规模明显减小。
例如，一个由2片“或”门74LS32、4片“与”门74LS08和4片D触发器74LS74组成的电子游戏机控制电路，用1片GAL16V8即可代替。
（2）可靠性好使用PLD器件减少了实现系统所需要的芯片数目，在印刷线路板上的引线以及焊接点数量也随之减少，所以系统的可靠性得以提高。
（3）工作速度快PLD器件的工作速度快，使用PLD后实现系统所需要的电路级数又少，因而整个系统的工作速度会得到提高。
（4）提高系统的灵活性在系统的研制阶段，由于设计错误或任务的变更而修改设计的事情经常发生，使用不可编程的器件时，修改设计就要更换或增减器件，这是一件相当麻烦的事，有时还不得不更换印刷线路板。
使用PLD器件后情况就大为不同：由于PLD器件引脚比较灵活，又有可擦除可编程能力，因此对原设计进行修改时，只需要修改原设计文件再对PLD芯片重新编程即可，而不需要修改电路布局，更不需要重新加工印刷线路板，这就大大提高了系统的灵活性。
（5）缩短设计周期PLD器件集成度高，使用时印刷线路板电路布局布线简单；性能灵活，使用它修改设计方便；开发工具先进，自动化程度高。
因此，使用PLD可大大缩短系统的设计周期，加快产品投放市场的速度，提高产品的竞争能力。
（6）增加系统的保密性能很多PLD器件都具有加密功能，在系统中广泛使用PLD期间可有效防止产品被他人非法仿制。
（7）降低成本使用PLD器件实现数字系统设计时，如果仅从器件本身的价格考虑，有时还看不出它的优势，但影响系统成本的因素是很多方面，综合考虑，使用PLD的成本优越性是很明显的。
首先，使用PLD器件修改设计方便，设计周期缩短，使系统的研制开发费用降低；其次，使用PLD器件可使印刷线路板面积和需要的插件减少，从而使系统的制造费用降低；再次，使用PLD器件能使系统的可靠性提高，维修工作量减少，进而使系统的维修服务费用降低。
总之，使用PLD进行系统设计能节约成本。
1.1.3 可编程逻辑器件的一般设计流程可编程逻辑器件的设计过程是利用EDA开发软件和编程工具对器件进行开发的过程。
可编程逻辑器件的一般设计流程如图1-1所示，包括设计准备，设计输入，功能仿真，设计处理，时序仿真和器件编程及测试等七个步骤。
图1-1 可编程逻辑器件的一般设计流程1．设计准备在系统设计之前，首先要进行的是方案论证，系统设计和器件选择等准备工作。
设计人员需要根据任务要求，如系统的功能和复杂度，对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。
一般采用自顶向下的设计方法。
2．设计输入设计输入是设计人员将所设计的系统或电路以开发软件要求的某种形式表示出来，并送入计算机的过程。
设计输入通常有以下几种形式：（1）原理图输入方式（2）HDL（硬件描述语言）输入方式（3）波形输入方式1）原理图输入方式原理图输入方式是一种最直接的设计描述方式，要设计什么，就从软件系统提供的元件库中调出来，画出原理图。
这种方式要求设计人员有丰富的电路知识及对PLD的结构比较熟悉。
其主要优点是容易实现仿真，便于信号的观察和电路的调整；缺点是效率低，特别是产品有所改动，需要选用另外一个公司的PLD器件时，就需要重新输入原理图，而采用硬件描述语言输入方式就不存在这个问题。
2）HDL（硬件描述语言）输入方式硬件描述语言是用文本方式描述设计，它分为普通硬件描述语言和行为描述语言。
普通硬件描述语言有ABEL、CUR和LFM等，它们支持逻辑方程。
真值表、状态机等逻辑表达方式，主要用于简单PLD的设计输入。
行为描述语言是目前常用的高层硬件描述语言，主要有VHDL和 Verilog HDL两个IEEE标准。
其突出优点有：语言与工艺的无关性，可以使设计人员在系统设计、逻辑验证阶段便确立方案的可行性；语言的公开可利用性，便于实现大规模系统的设计；具有很强的逻辑描述和仿真功能，而且输入效率高，在不同的设计输入库之间的转换非常方便，用不着对底层的电路和PLD结构的熟悉。
3）波形输入方式波形输入方式主要是用来建立和编辑波形设计文件，以及输入仿真向量和功能测试向量。
3．功能仿真功能仿真在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延时信息，仅对初步的功能进行检测。
仿真前，要先利用波形编辑器和硬件描述语言等建立波形文件和测试向量（即将所关心的输入信号组合成序列），仿真结果将会生成报告文件和输出信号波形，从中便可以观察到各个节点的信号变化。