晶圆级封装全解
晶圆级封装产业

晶圆级封装产业(WLP)晶圆级封装产业(WLP),晶圆级封装产业(WLP)是什么意思一、晶圆级封装(Wafer Level Packaging)简介晶圆级封装(WLP,Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序,之后再进行切割(singulation)制成单颗组件。
而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。
WLP一、晶圆级封装(Wafer Level Packaging)简介晶圆级封装(WLP,Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序,之后再进行切割(singulation)制成单颗组件。
而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。
WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势,目前多用于低脚数消费性IC的封装应用(轻薄短小)。
晶圆级封装(WLP)简介常见的WLP封装绕线方式如下:1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Goldstud/Copper post, 4. Flex Tape等。
此外,传统的WLP封装多采用Fan-in 型态,但是伴随IC信号输出pin 数目增加,对ball pitch的要求趋于严格,加上部分组件对于封装后尺寸以及信号输出脚位位置的调整需求,因此变化衍生出Fan-out 与Fan-in + Fan-out 等各式新型WLP封装型态,其制程概念甚至跳脱传统WLP封装,目前德商英飞凌与台商育霈均已经发展相关技术。
二、WLP的主要应用领域整体而言,WLP的主要应用范围为Analog IC(累比IC)、PA/RF(手机放大器与前端模块)与CIS(CMOS Ima ge Sensor)等各式半导体产品,其需求主要来自于可携式产品(iPod, iPhone)对轻薄短小的特性需求,而部分NOR Flash/SRAM也采用WLP封装。
晶圆级芯片规模封装——微型表面贴装元器件

晶圆级芯片规模封装——微型表面贴装元器件1 引言芯片规模封装(CSP)已改变了集成电路的设计和制造技术,较早的CSP类型与传统封装形式相同,也就是说,将晶圆片上芯片分离后,应用后端工艺进行封装,此传统工艺方法虽然使用后端设施运作良好,但是不能转变为最节省成本的封装方案。
近来已出现较新的趋势,就是驱使封装向芯片尺寸方向的微缩,封装在切片之前直接在晶圆片上进行。
微型表面贴装元器件(microSMD)是晶圆级芯片规模/尺寸封装(CSP),通常把CSP确定为封装的外部尺寸小于或等于内部芯片尺寸的120%以内,微型SMD主要优点在于,该封装是采用晶圆形式装配的,适合于标准表面贴装的加工工艺,最适合于下一代更快、更小,更轻和更节省成本的产品,主要优点为:(1)采用倒装片凸点形成技术--比引线键合的互连技术更快;(2)无需下填充物材料--客户组装循环时间与成本更低;(3)每个I/O最小的脚印--显著的印刷电路板(PCB)成本节省;(4)能够实现的标准表面贴装技术--无需新设备,用户成本更低;(5)节省成本的晶圆级制造技术--卖方循环时间与成本更低;(6)0.5mm节距下互连设计--适合于别的CSP标准,虽然较严格的节距是可行的,但是这样的设计会转变为更昂贵的细节距板技术,并形成对专用细节距组装和检查设备的需求。
2 封装结构微型SMD 8 I/O封装如图1所示,此结构形式提供了商业方面用于8 I/O封装的最小脚印,形成了优于等体积8-线MSOP(微小型封装,目前最小的传统表面贴装8I/O封装)6倍的不动产成本节省费用。
MSOP与微型SMD封装的比较(见图2)与其他封装的I/O密度比较(见图3)。
在质量方面,微型SMD为4mg,大约是8I/O MSOP(27mg)质量的1/7,8 I/O 微型SMD为1.45mm×1.45mm,厚度近似于0.9mm,硅片背部采用防护密封剂保护层,此涂层起着双重作用,即:在划片阶段防止硅碎片及较清晰的激光打印特征。
晶圆级扇出型封装工艺详解

扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计,提高I/O接点数量。
采用RDL工艺让芯片可以使用的布线区域增加,充分利用到芯片的有效面积,达到降低成本的目的。
扇出型封装技术完成芯片锡球连接后,不需要使用封装载板便可直接焊接在印刷线路板上,这样可以缩短信号传输距离,提高电学性能。
扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺,形成功率损耗更低、功能性更强的芯片封装结构,让系统级封装(System in a Package, SiP)和3D芯片封装更愿意采用扇出型晶圆级封装工艺。
第一代FOWLP技术是由德国英飞凌(Infineon)开发的嵌入式晶圆级球栅阵列(Embedded Wafer Level Ball Grid Array, eWLB)技术(见图1),随后出现了台积电(TSMC)的整合式扇出型晶圆级封装(Integrated Fan-Out Package, InFO)技术和飞思卡尔(Freescale)的重分布芯片封装(Redistributed Chip Package, RCP)技术等。
由于其成本相对较低,功能性强大,所以逐步被市场接受,例如苹果公司(Apple)已经在A12处理器采用扇出型封装进行量产。
同时其不仅在无线领域发展迅速,现在也正渗透进汽车和医疗应用,相信未来我们生活中的大部分设备都会采用扇出型晶圆级封装工艺。
图1 英飞凌eWLB工艺技术示例图传统的封装技术如倒装封装、引线键合等,其信号互连线的形式包括引线、通孔、锡球等复杂的互连结构。
这些复杂的互连结构会影响芯片信号传输的性能。
在扇出型封装中(见图2),根据重布线的工序顺序,主要分为先芯片(Chip first)和后芯片(Chip last)两种工艺,根据芯片的放置方式,主要分为面朝上(Face up)和面朝下(Face down)两种工艺,综合上述四种工艺,封装厂根据操作的便利性,综合出以下三种组合工艺,分别是面朝上的先芯片处理(Chip first-face up)、面朝下的先芯片处理(Chip first-face down)和面朝下的后芯片处理(Chip last-face down)。
什么是晶圆级芯片封装WLCSP

什么是晶圆级芯片封装WLCSP
随着移动电子产品趋向轻巧、多功能、低功耗发展,为了在更小的封装面积下容纳更多的引脚数,因而发展出晶圆级芯片封装WLCSP。
它具备更多的功能集成、在体积、成本和性能方面更具优势,可以应用在移动电话、蓝牙
产品、医疗设备、射频收发器、电源管理单元、音频放大器和GPS模块使用。
什幺是晶圆级芯片封装WLCSP呢?
大家可能比较熟悉BGA,CSP就是小型的BGA,外形和球间距比BGA 小,球间距小于0.8毫米的BGA称为CSP,或者封装面积和里面芯片的面积之比小于1.2。
至于WLCSP,就是晶圆级CSP,即是大型的倒装晶片,中间没有载体,
焊球直接植于硅基材上,一般焊球间距为0.4至0.8毫米间。
由于晶圆级芯片封装的密间距,其敏感度远远超过BGA。
那幺,在组装晶圆级芯片封装这种具有焊球直径小、焊球间距小、外形尺。
晶圆级封装(WLP)方案(一)

晶圆级封装(WLP)方案一、实施背景随着微电子产业的快速发展,封装技术正面临着严峻的挑战。
传统的封装技术由于尺寸大、电性能和热性能较差等问题,已经难以满足高性能集成电路的封装需求。
而晶圆级封装(WLP)技术的出现,为产业结构的改革提供了新的解决方案。
二、工作原理晶圆级封装(WLP)是一种将集成电路直接封装在晶圆片上的技术。
它通过在晶圆片上制造出多个集成电路,然后通过切割和封装,将这些集成电路分别封装在独立的封装体中。
具体来说,WLP技术首先在晶圆片上制造出多个集成电路,这些集成电路可以是数字电路、模拟电路、混合信号电路等。
然后,使用切割机将晶圆片切割成单个集成电路,再将这些集成电路分别封装在独立的封装体中。
三、实施计划步骤1.设备采购:需要采购制造集成电路所需的设备,如光刻机、刻蚀机、薄膜沉积设备等。
2.工艺研发:需要研发适合WLP技术的制造工艺,包括光刻工艺、刻蚀工艺、薄膜沉积工艺等。
3.样品制作:在研发阶段,需要制作样品以验证工艺的可行性。
4.测试与验证:对制作的样品进行测试和验证,确保其性能符合要求。
5.批量生产:当样品测试通过后,可以开始批量生产。
四、适用范围WLP技术适用于各种高性能集成电路的封装,如CPU、GPU、FPGA等。
它具有以下优点:1.体积小:由于WLP技术将集成电路直接封装在晶圆片上,因此可以大大减小封装体积。
2.电性能和热性能优异:WLP技术可以提供更好的电性能和热性能,从而提高集成电路的性能和可靠性。
3.制造成本低:由于WLP技术可以在晶圆片上制造多个集成电路,因此可以分摊制造成本,降低单个集成电路的制造成本。
4.可扩展性强:WLP技术可以轻松扩展到更大的晶圆尺寸和更高的产量。
五、创新要点1.制造工艺的创新:WLP技术需要研发适合其特点的制造工艺,包括光刻工艺、刻蚀工艺、薄膜沉积工艺等。
2.封装技术的创新:WLP技术需要开发新的封装技术,以实现集成电路的高性能、小型化和可靠性。
浅析扇出型晶圆级封装(FOWLP)

总第274期)Feb 援2019问:FOWLP 是一种创新的技术,它有哪些关键优势?答:扇出型晶圆级封装(FOWLP)的一大关键优势在于其高产出流程使得它的拥有成本降低。
通过使用重分布层(RDL)和利用环氧树脂成型化合物的重组晶圆,无需使用中介层或硅通孔(TSV),即可实现外形尺寸更小且更快速的芯片封装的异构集成。
相对于其他传统的封装类型,先进的FOWLP 方案适用于需要更多次输入/输出(I/O)和更短互连的各种设备类型。
问:Brewer Science 的临时晶圆键合系统是专为超薄晶圆处理而设计,临时晶圆键合系统是怎样实现的?答:为了支持超薄晶圆处理,需要设计良好的材料系统。
新型BrewerBOND 双层材料解决的一些关键挑战包括:应力管理(由热循环、热膨胀系数[CTE]不匹配、磨削、沉淀处理等所造成)、耐化学性(即:光刻工艺、金属蚀刻和一般性清洁湿式化学制程)、在需要设备极薄(≤30μm)的下游处理过程中始终不存在材料移动情况。
问:各个代工厂都有其独特的FOWLP 技术:如TSMC 有InFO FOWLP ,而三星致力于研发FOPLP ,这两种技术有何区别?Brewer Science 可对两种封装技术都支持吗?答:该行业不存在标准化的设计和工艺,因为每个客户的个性特征即是他们的竞争优势所在。
台湾积体电路制造股份有限公司(TSMC)的集成扇出型(InFO)设计在传统的晶圆尺寸(300mm)上实现了高密度芯片封装,而三星则利用扇出型面板级加工(FOPLP),在降低成本的基础上实现高密度芯片封装。
TSMC 的InFO 设计由重分布层(RDL)铜金属层、由10nm 晶圆制造(在其路线图中为7nm )加工的菊花链芯片以及2μm L/S 的逻辑和封装I/O 组成。
而三星的FOPLP 则在没有印刷电路板(PCB)的情况下,允许在10μm L/S (在其路线图中为5μm 和2μm )的500mm ×400mm 面板上使用10nm FinFET 技术。
晶圆级封装Bump制造工艺关键点解析

1.引言射频前端(RFFE,Radio Frequency Front-End)模组国内外手机终端中广泛应用。
它将功率放大器(PA,Power Amplifier)、开关(Switch)、低噪声放大器LNA(Low Noise Amplifier)、滤波器(Filter)、无源器件等集成为一个模组,从而提高性能,并减小封装体积。
然而,受限于国外专利以及设计水平等因素,国产滤波器的份额相当低。
在模块集成化的趋势下,国内射频巨头在布局和生产滤波器。
声学滤波器可分为声表面滤波器和体声波滤波器,其中声表面滤波器可根据适用的频率细分为SAW、TC-SAW和IHP-SAW。
体声波滤波器适用于较高的频段,可细分为BAW、FBAR、XBAR等。
无论是SAW(Surface Acoustic Wave filter)还是BAW(Bulk Acoustic Wave Filter),均是在晶圆级封测后以倒装芯片的工艺贴装在模组上。
在晶圆级封装工艺中,Bump制造是相当重要的一道工序,因此本文将浅谈滤波器晶圆级封装(Wafer Level package)中Bump制造的关键点。
2.SAW现状当前业内常见的几种SAW filter Wafer Bumping工艺如下:1)、通过打线工艺在晶圆的UBM(Under Bump Metal)上植金球。
2)、通过钢网印刷工艺在UBM上印刷锡膏,再经过回流焊成球。
3)、先在晶圆的UBM上印刷助焊剂,将锡球放到UBM上,再经过回流焊完成植球。
3.植球工艺本文重点介绍第二种工艺。
通过对印刷锡膏方案的剖析发现,在Bumping工艺中Bump的高度和共面度(同一颗芯片上Bump高度最大值最小值之差,差值越低越好)是最重要的关键指标(如图1.1、图1.2)。
下面从钢网的工艺和设计、锡膏的特性等方面进行分析。
4.钢网印刷钢网印刷的目的是使锡膏材料通过特定的图案孔沉积到正确的位置上。
首先,将锡膏放到钢网上,再用刮刀使其通过钢网开孔沉积到焊盘上。
什么是晶圆级芯片封装WLCSP

什么是晶圆级芯片封装WLCSP
随着移动电子产品趋向轻巧、多功能、低功耗发展,为了在更小的封装面积下容纳更多的引脚数,因而发展出晶圆级芯片封装WLCSP。
它具备更多的功能集成、在体积、成本和性能方面更具优势,可以应用在移动电话、蓝牙产品、医疗设备、射频收发器、电源管理单元、音频放大器和GPS模块使用。
什么是晶圆级芯片封装WLCSP呢?
大家可能比较熟悉BGA,CSP就是小型的BGA,外形和球间距比BGA小,球间距小于0.8毫米的BGA称为CSP,或者封装面积和里面芯片的面积之比小于1.2。
至于WLCSP,就是晶圆级CSP,即是大型的倒装晶片,中间没有载体,焊球直接植于硅基材上,一般焊球间距为0.4至0.8毫米间。
由于晶圆级芯片封装的密间距,其敏感度远远超过BGA。
那么,在组装晶圆级芯片封装这种具有焊球直径小、焊球间距小、外形尺寸小的元器件特征时,厂家要注意什么呢?环球仪器提出了什么解决方案呢?
晶圆级芯片封装的装配流程
目前有两种工艺,一种是锡膏装配,但为了避免“桥连”或“少锡”缺陷,环球仪器建议采用助焊剂浸蘸的方法进行组装。
工艺流程:
拾取晶圆级芯片封装
浸蘸助焊剂
贴装晶圆级芯片封装
回流焊接
底部填充(如有需要)
在这里先集中讨论浸蘸助焊剂流程,环球仪器建议采用助焊剂薄膜浸蘸方式,即在元器件贴装前浸蘸一定厚度的助焊剂薄膜,使每个焊球上附着一定量的助焊剂。
采用助焊剂薄膜浸蘸的两大优点:。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
晶圆级封装(Wafer Level Package,WLP)以BGA技术为基础, 是一种经过改进和提高的CSP。有人又将WLP称为圆片级—芯片 尺寸封装(WLP-CSP)。圆片级封装技术以圆片为加工对象, 在圆片上同时对众多芯片进行封装、老化、测试,最后切割成单 个器件,可以直接贴装到基板或印刷电路板上。它使封装尺寸减 小至IC 芯片的尺寸,生产成本大幅度下降。
节大大减少,周期缩短很多,这必将导致成本的降低; 圆片级封装的成本与每个圆片上的芯片数量密切相关,圆片上的芯片
数越多,圆片级封装的成本也越低。圆片级封装是尺寸最小的低成本 封装。
圆片级封装的优势
圆片级封装技术的优势使其 一出现就受到极大的关注并迅速 获得巨大的发展和广泛的应用。 在移动电话等便携式产品中,已 普遍采用圆片级封装型的 EPROM、IPD(集成无源器件)、 模拟芯片等器件。圆片级封装技 术已广泛用于闪速存储器、 EEPROM、高速DRAM、 SRAM、LCD 驱动器、射频器 件、逻辑器件、电源/ 电池管理 器件和模拟器件(稳压器、温度 传感器、控制器、运算放大器、 功率放大器) 等领域。
电镀制作凸点的详细工艺步骤
圆片级封装的研究进展
标准WLP(fan-in WLP) 是在晶圆未进行的 封装大小和芯片的尺寸相 同。
近几年开发出的扩散式 WLP(fan-out WLP)则 是基于晶圆重构技术,将 芯片重新布置到一块人工 晶圆上,然后按照与标准 WLP 工艺类似的步骤进行 封装,得到的封装面积要 大于芯片面积。
不同的WLP 结构
第三种WLP 结构如图(c)所示,是在图(b)结构的基础 上,添加了UBM 层。由于添加了这种UBM 层,相应 增加了制造成本。这种UBM 能稍微提高热力学性能。
常见的RDL 材料是电镀铜(plated Cu)辅 以打底的钛、铜溅射层(Sputtered Ti/Cu)。
RDL 对焊区重新分配布局
涂布第二层Polymer,使圆片表面平坦化并保护RDL 层。第二层Polymer经过光刻后开出新焊区的位置。
最后一道金属层是 UBM (Under Bump Metalization,球下金属层),采用和RDL 一样的工 艺流程制作。
凸点制作技术
凸点制作是圆片级封装工艺过 程的关键工序,它是在晶圆片的 压焊区铝电极上形成凸点。圆片 级封装凸点制作工艺常用的方法 有多种, 每种方法都各有其优缺 点, 适用于不同的工艺要求。要 使圆片级封装技术得到更广泛的 应用, 选择合适的凸点制作工艺 极为重要。在晶圆凸点制作中, 金属沉积占到全部成本的50%以 上。晶圆凸点制作中最为常见的 金属沉积步骤是凸点下金属化层 ( UBM)的沉积和凸点本身的 沉积,一般通过电镀工艺实现。
薄膜再分布技术
一种典型的再分布工艺,最终形成 的焊料凸点呈面阵列布局,该工艺 中,采用 BCB /PI作为再分布的介质 层,Cu 作为再分布连线金属,采用 溅射法淀积凸点底部金属层( UBM ),丝网印刷法淀积焊膏并回流。
圆片级封装4M 工艺流程图
涂布第一层聚合物薄膜(Polymer Layer),以加强 芯片的钝化层(Passivation),起到应力缓冲的作 用。目前最常用的聚合物薄膜是光敏性聚酰亚胺 (Photo-sensitive Polyimide),简称PI,是一种 负性胶。
封装加工效率高,它以圆片形式的批量生产工艺进行制造; 具有倒装芯片封装的优点,即轻、薄、短、小; 圆片级封装生产设施费用低,可充分利用圆片的制造设备,无须投资
另建封装生产线; 圆片级封装的芯片设计和封装设计可以统一考虑、同时进行,这将提
高设计效率,减少设计费用; 圆片级封装从芯片制造、封装到产品发往用户的整个过程中,中间环
植球。顺应无铅化环保的要求,目前应用在WLP 的 焊料球都是锡银铜合金。焊料球的直径一般为 250μm。为了保证焊膏和焊料球都准确定位在对应 的UBM 上,就要使用掩模板。焊料球通过掩模板的 开孔被放置于UBM 上,最后将植球后的硅片推入回 流炉中回流,焊料球经回流融化与UBM 形成良好的 浸润结合。
早期的WLP 选用BCB(Benzocyclobutene,苯并环 丁烯)作为重布线的聚合物薄膜,但受制于低机械性 能(低断裂伸长率和拉伸强度) 和高工艺成本(需 要打底粘合层adhesion promoter), 促使材料商 开发PI 和PBO(Polybenzoxazole,聚苯并噁唑)。
重布线层(RDL)的目的是对芯片的铝焊区 位置进行重新布局,使新焊区满足对焊料球 最小间距的要求,并使新焊区按照阵列排布。
第二种结构如图(b)所示,焊球 置于在RDL 层上,并通过2 层 聚合物介质层与Si 芯片相连, 此种结构中没有焊点下金属层。 两层聚合物层作为钝化和再布线 层。这种结构不同于第一种结构, 尽管两种结构均有再布线层。如 图b所示,高分子介电薄膜层置 于焊球和硅衬底。这种高分子层 能够作为缓冲层来降低由于温度 变化所引起的PCB 和硅的热失 配产生的热-机械应力。这种 WLP 结构能拓展到间距为0.5 mm 的12×12焊球阵列。
所示为典型的晶圆凸点制作 的工艺流程。 首先在晶圆上完成UBM 层 的制作。然后沉积厚胶并曝 光,为电镀焊料形成模板。 电镀之后,将光刻胶去除并 刻蚀掉暴露出来的UBM 层。 最后一部工艺是再流,形成 焊料球。
电镀技术可以实现很窄的凸点节 距并维持高产率。并且该项技术 应用范围也很广,可以制作不同 尺寸、节距和几何形状的凸点, 电镀技术已经越来越广泛地在晶 圆凸点制作中被采用,成为最具 实用价值的方案。
不同的WLP 结构
•第一种是ball on I/O 结构,如 图(a)所示。这种工艺和典型的倒 装工艺相类似。焊球通过焊点下 金属层与铝盘直接相连 图(a)或 者通过再布线层( redistribution layer, RDL)与Si 芯片直接相连(图(a)2)。 •通常情况下,这种结构限制在焊 球间距为0.5 mm 的6×6 阵列结 构,以满足热循环可靠性的要求 。