SRAM_DRAM_FIFO的控制器设计
sram和dram的工作原理
sram和dram的工作原理
SRAM 和 DRAM 都是存储器的类型，其主要性能指标包括存储容量、存储时间、存储周期和存储器带宽。
SRAM(Static Random Access Memory) 是一种静态存储器，它的存储器单元是由触发器组成的，每个触发器存储一个二进制位。
SRAM 的读写操作需要通过触发器的开关状态来实现，因此它的读写操作时间较长，但是存储时间较短，可以实现高速读写。
DRAM(Dynamic Random Access Memory) 是一种动态存储器，它的存储器单元是由存储电容和正反馈电路组成的，每个存储器单元存储一个二进制位。
DRAM 的读写操作需要通过改变存储电容的电荷来实现，因此它的读写操作时间较短，但是存储时间较长。
DRAM 通常用于存储计算机中的内存数据，可以实现高速读写。
在 SRAM 和 DRAM 中，存储器单元的刷新是非常重要的。
存储器单元的刷新是通过将新的数据写入存储器单元中来掩盖存储器单元
中已经存在的电荷，使得存储器单元中的数据保持不变。
如果不进行存储器单元的刷新，存储器单元中的数据将随着时间的推移而丢失。
SRAM 和 DRAM 的工作原理区别在于它们的存储器单元的结构不同，以及它们的读写操作方式不同。
SRAM 的读写操作时间较长，但是存储时间较短，可以实现高速读写;DRAM 的读写操作时间较长，但是存储时间时间较长，可以实现高速读写。
SRAM
SRAM、DRAM、SDRAM、DDRSDRAM、RDRAM、SARAM、SDRAM、NAND_F/NOR_F2007-11-29 09:16一、 SRAM(Static Random Access Memory)与DRAM(Dynamic Random Access Memory)这是根据内存的工作原理划分出的两种内存。
DRAM表示动态随机存取存储器。
这是一种以电荷形式进行存储的半导体存储器。
DRAM中的每个存储单元由一个晶体管和一个电容器组成。
数据存储在电容器中。
电容器会由于漏电而导致电荷丢失，因而DRAM器件是不稳定的。
为了将数据保存在存储器中，DRAM器件必须有规律地进行刷新。
而SRAM是静态的，因此只要供电它就会保持一个值。
一般而言，SRAM 比DRAM 要快，这是因为SRAM没有刷新周期。
每个SRAM存储单元由6个晶体管组成，而DRAM存储单元由一个晶体管和一个电容器组成。
相比而言，DRAM比SRAM每个存储单元的成本要高。
照此推理，可以断定在给定的固定区域内DRAM的密度比SRAM 的密度要大。
SRAM常常用于高速缓冲存储器，因为它有更高的速率；而DRAM常常用于PC中的主存储器，因为其拥有更高的密度。
二、SDRAM(Synchronous DRAM)、DDRSDRAM(Dual Data Rate SDRAM)和RDRAM(Rambus DRAM)这是计算机内存市场上对内存的分类方式，这些内存都属于上面提到的DRAM。
SDRAMSDRAM中文名字是“同步动态随机存储器”，意思是指理论上其速度可达到与CPU同步。
自从Pentium时代以来，SDRAM就开始了其不可动摇的霸主地位。
这种主体结构一直延续至今。
成为市场上无可争议的内存名称的代名词。
台式机使用的SDRAM一般为168线的管脚接口，具有64bit的带宽，工作电压为3.3伏，目前最快的内存模块为5.5纳秒。
由于其最初的标准是采用将内存与CPU 进行同步频率刷新的工作方式，因此，基本上消除了等待时间，提高了系统整体性能。
一个异步FIFO的设计示例
一、异步FIFO 技术规范 1. 总体描述1.1. 功能定义异步FIFO ( First In First Out)指的是在两个相互独立的时钟域下, 数据从一个时钟域写入FIFO 而另一个时钟域又从这个FIFO 中将数据读出。
本设计用8*256的RAM 实现异步FIFO 。
具体功能：1． 写使能有效，且FIFO 不为满时，在写时钟的上升沿向FIFO 中写入数据。
2． 读使能有效，且FIFO 不为空时，在读时钟的上升沿从FIFO 中读出数据。
3． 当FIFO 写满时产生满信号，当FIFO 读空时产生空信号。
1.2. 应用范围异步FIFO 是用来作为缓冲的存储器, 它能对数据进行快速、顺序的存储和发送, 主要用来解决不同速率器件间的速率匹配问题。
2. 引脚描述图12.1. 引脚功能描述2.2.引脚时序描述当写满时full由低变高，当读空时empty由低变高。
只要不为满full就为低，不为空empty就为低。
3.顶层模块划分图2顶层模块说明：1．ram_fifo ：存储器模块，用于存放及输出数据；2．w_addr_reg : 保存访问RAM的写地址；3．r_addr_reg : 保存访问RAM的读地址；4．w_addr_adder : 计算RAM下一个写地址；5．r_addr_adder: 计算RAM下一个读地址；6．cmp : 将读地址和写地址进行比较产生空满标志。
设计思想说明：FIFO满空的判定：当读地址的值加1之后等于写地址的值时，表明FIFO写满，当写地址的值加一之后等于读地址的值时，表明FIFO读空。
在初始状态时FIFO的读地址在RAM的中间位置，写地址在RAM的开始位置，所以初始状态FIFO不满也不空。
空满信号的产生由组合电路产生。
4.功能模块描述4.1.ram_fifo模块ram_fifo：RAM存储器。
用8*256双口RAM实现。
4.2.w_addr_reg模块w_addr_reg模块：写地址寄存器。
同步fifo的设计原理
同步fifo的设计原理同步FIFO的设计原理概述同步FIFO（First-In-First-Out）是一种常用的数据缓存器，用于在数据的产生与消费之间进行数据传输。
本文将从浅入深，分步骤地介绍同步FIFO的设计原理。
设计目标同步FIFO的设计旨在解决数据产生与消费之间的速度差异问题。
具体来说，它需要实现以下目标： - 确保数据的顺序性：数据按照进入FIFO的顺序被读取，保持“先进先出”的特性 - 确保数据的完整性：数据不会在传输过程中丢失或损坏 - 处理不匹配的产生和消费速度：当数据的传输速度不匹配时，FIFO能够进行适当的流量控制，以确保数据的稳定传输和存储基本原理同步FIFO的设计基于以下几个基本原理：写入过程1.写指针（Write Pointer）：用于指示下一个数据写入的位置2.存储单元（Storage Element）：用于存储数据的内部单元3.信号控制线（Control Signal Line）：用于控制写入操作的时序，如写使能信号（Write Enable）读取过程1.读指针（Read Pointer）：用于指示下一个数据读取的位置2.信号控制线：用于控制读取操作的时序，如读使能信号（ReadEnable）同步机制为了确保数据的顺序性和完整性，同步FIFO采用了以下同步机制：1. 读写指针同步：读取操作与写入操作之间存在同步关系，保证数据按照正确的顺序被读取 2. 写使能同步：写使能信号与写指针同步，确保只有在正确的时刻写入数据 3. 读使能同步：读使能信号与读指针同步，确保只有在正确的时刻读取数据流控制为了处理数据产生与消费速度不匹配的情况，同步FIFO采用了流控制机制： 1. 读写时钟同步：读写操作在同一个时钟周期内完成，通过同步读写时钟，确保数据传输的稳定性和一致性 2. FIFO空闲状态检测：通过判断FIFO的存储区是否为空，进行流量控制，避免数据丢失或溢出 3. 推、拉操作：当数据产生速度快于消费速度时，FIFO可以通过推操作将多余的数据推出；当消费速度快于产生速度时，FIFO可以通过拉操作补充数据总结同步FIFO是一种常用的数据缓存器，可以解决数据产生与消费速度不匹配的问题。
sram的设计与实现
sram的设计与实现
SRAM是一种静态随机访问存储器，具有快速的访问速度和易于实现的特点。
SRAM的设计与实现涉及到多个方面，包括芯片架构、电路设计、布局与布线等。
其中，芯片架构是SRAM设计的核心，它包括单元大小、组织方式、字长、位宽等关键参数的选择。
电路设计则包括了SRAM存储单元、控制电路、时序电路、辅助电路等各个部分的设计。
布局与布线则是指将电路设计转化为实际的物理布局，并考虑布线对信号传输的影响。
在SRAM的设计与实现中，还需要考虑到诸如功耗、噪声、抗干扰能力等问题，以确保设计的可靠性、稳定性和性能。
因此，SRAM的设计与实现是一项复杂而又关键的技术任务，需要设计人员具备扎实的电子技术基础和丰富的实践经验。
- 1 -。
计算机维修(初级)模拟题库
《计算机维修――初级》模拟题库一、计算机系统概述习题一、填空题1 、____1946___ 年，美国宾夕法尼亚大学研制成功了世界上第一台电子计算机__ ENIAC _____ ，标志着电子计算机时代的到来。
随着电子技术，特别是微电子技术的发展，依次出现了分别以__电子管_____ 、__晶体管_____ 、____集线电路___ 、__大规模集成电路_____ 、和___超大规模集成电路____ 、为主要元件的电子计算机。
2 、计算机系统通常由___硬件系统________和____软件系统_______两个大部分组成。
3 、计算机软件系统分为___系统软件____和__应用软件_____ 两大类。
4 、中央处理器简称CPU ，它是计算机系统的核心，主要包括___运算器____ 和__控制器_____ 两个部件。
5 、计算机的外设很多，主要分成三大类，其中，显示器、音箱属于___输出设备____ ，键盘、鼠标、扫描仪属于___输入设备____ 。
6 、计算机硬件和计算机软件既相互相依存，又互为补充。
可以这样说，_____计算机硬件系统______是计算机系统的躯体，_____计算机软件系统______是计算机的头脑和灵魂。
7、计算机硬件主要有__ CPU _____ 、__主板_____ 、__内存_____ 、__显卡_____ 、___硬盘____ 、____软驱___ 、__光驱_____ 、和____声卡___ 、等。
8、按设计目的和用途可将计算机分为__通用_____和___专用____；按综合性能指标可将计算机划分为巨型、大型、中型、小型、和微型计算机9 、计算机常用的辅存储器有___软盘____ 、___光盘____ 、__硬盘_____ 。
10 、计算机的维护是指使微型计算机系统的__硬件_____ 和__软件_____ 处于正常、良好运行状态的活动，包括检查测试、调整、优化、修理、更换等工作。
FIFO存储器读写数据的方法、装置、芯片及介质与流程
FIFO存储器读写数据的方法、装置、芯片及介质与流程概述FIFO存储器，全称为先进先出存储器（First-In-First-Out Memory），是一种数据存储和检索的设备。
相比传统的随机存取存储器（RAM），FIFO存储器的最大特点是采用先进先出的数据读写方式。
本文将详细介绍FIFO存储器的读写数据方法、装置、芯片及介质与流程。
读写数据的方法FIFO存储器的读写数据方法主要包括以下几种：1. 写入数据FIFO存储器的写入数据方法如下：•将待写入的数据按照先后顺序放入写入端口。
•根据FIFO存储器的容量，判断写入端口是否已满。
如果已满，则需要等待写入操作完成后再进行下一次写入。
•若写入端口未满，将数据写入FIFO存储器，并将写入指针指向下一个位置。
2. 读取数据FIFO存储器的读取数据方法如下：•将读取指针指向待读取的数据位置。
•根据FIFO存储器的容量，判断读取指针是否已到达最后一个位置。
如果是，则需要等待写入操作完成后，再进行下一次读取。
•若读取指针未到达最后一个位置，从FIFO存储器中读取数据，并将读取指针指向下一个位置。
3. 清空数据FIFO存储器的清空数据方法如下：•将写入指针和读取指针同时指向FIFO存储器的初始位置。
装置和芯片FIFO存储器的实现需要特定的装置和芯片。
以下介绍几种常见的FIFO存储器装置和芯片：1. SRAMSRAM（Static Random Access Memory）是使用静态电荷存储数据的一种非易失性存储器。
它是实现FIFO存储器的常见芯片之一。
SRAM具有快速的读写速度和低功耗的特点，因此被广泛应用于FIFO存储器中。
2. SDRAMSDRAM（Synchronous Dynamic Random Access Memory）是一种同步动态随机访问存储器，也可以作为FIFO存储器的芯片之一。
SDRAM通过在存储数据前进行时序控制，提高了数据的读写速度和可靠性。
FPGA系统中DRAM,SRAM,SDRAM,FLASH区别（转）
FPGA系统中DRAM,SRAM,SDRAM,FLASH区别（转）⼀般来说这⼏种存储器是⼀个nios系统都具有的，sram的好处是接⼝简单，速度快容易操作，⽤资源也⽐较少；sdram的最⼤好处是容量⼤，当然速度也⽐较快，但是接⼝复杂些，也耗逻辑资源多些；flash是⾮易失性存储器，速度慢。
SRAM、SDRAM都⽤于程序⼯作时保存临时数据和程序，因为在系统调电后，保存在其中的数据都会丢失。
FLASH⽤于系统中保存长期的数据，如：配置信息，程序等。
由于SRAM接⼝电路简单，在⼩系统中常⽤，SDRAM的接⼝相对复杂，需要相应的控制器⽀持，但由于容量⼤、价格便宜、访问速度快，所以常⽤在对内存容量和处理速度要求⾼的应⽤场合，在这种场合中，相应的处理器（CPU）都⾃带有SDRAM控制器。
DRAM是动态存储器(Dynamic RAM)的缩写SDRAM是英⽂SynchronousDRAM的缩写，译成中⽂就是同步动态存储器的意思。
从技术⾓度上讲，同步动态存储器(SDRAM)是在现有的标准动态存储器中加⼊同步控制逻辑(⼀个状态机)，利⽤⼀个单⼀的系统时钟同步所有的地址数据和控制信号。
使⽤SDRAM不但能提⾼系统表现，还能简化设计、提供⾼速的数据传输。
在功能上，它类似常规的DRAM，且也需时钟进⾏刷新。
可以说，SDRAM是⼀种改善了结构的增强型DRAM。
⽬前的SDRAM有10ns和8ns什么是DRAM?DRAM（Dynamic RAM）: 动态随机存储器。
什么是SDRAM?SDRAM（Synchronous DRAM）: 同步动态随机存储器。
⽬前的168线64bit带宽内存基本上都采⽤SDRAM芯⽚，⼯作电压3.3V电压，存取速度⾼达7.5ns，⽽EDO内存最快为15ns。
并将RAM与CPU以相同时钟频率控制，使RAM与CPU外频同步，取消等待时间。
所以其传输速率⽐EDO DRAM更快。
什么是DDR SDRAM?DDR（Double Data Rate）SDRAM。
SRAM设计介绍2024
SRAM设计介绍2024SRAM设计介绍2024SRAM，全称为静态随机存取存储器（Static Random Access Memory），是一种在数字电路中广泛使用的存储器类型。
与动态随机存取存储器（DRAM）相比，SRAM具有更快的访问速度和较低的功耗，但是它的面积较大。
下面将介绍SRAM的设计原理和结构。
SRAM的设计原理基于逻辑门电路和存储元件。
逻辑门电路负责SRAM的读写控制，而存储元件则负责存储和保持数据。
一个基本的SRAM存储单元由6个个体晶体管组成，其中包括两个交叉相连的CMOS反相器和两个开关传递门。
这种结构被称为六T结构。
SRAM的读取操作包括两个阶段：地址传播和数据放大。
在地址传播阶段，逻辑门电路将待读取地址传播到存储单元。
在数据放大阶段，逻辑门电路会根据读取开关传递门的状态选择读取存储单元的信息，并将其放大成SRAM输出的电压值。
SRAM的写入操作也包括两个阶段：地址传播和数据存储。
在地址传播阶段，逻辑门电路将待写入地址传播到存储单元。
在数据存储阶段，逻辑门电路将待写入数据传输到存储单元的两个交叉相连的CMOS反相器，从而实现数据的存储。
在SRAM中，为了提高数据的稳定性和可靠性，一般使用双端口设计。
双端口SRAM可以同时进行读写操作，其中一个端口用于读取数据，另一个端口用于写入数据。
这样的设计可以实现并行读写操作，提高SRAM的访问速度。
此外，SRAM的设计还需要考虑功耗和可靠性。
为了减少功耗，SRAM的设计通常采用了一些技术，如节能模式和动态电压调节。
节能模式可以将SRAM部分电路进行关闭，从而减少功耗。
动态电压调节可以根据SRAM的工作负载实时调整供电电压，从而平衡功耗和性能。
为了提高SRAM的可靠性，设计者还可以使用纠错码和错误检测电路等技术，以检测和修复存储单元中的位翻转错误。
总之，SRAM是一种在数字电路中广泛使用的存储器类型。
它通过逻辑门电路和存储元件实现数据的读写操作，具有快速的访问速度和较低的功耗。
sram读取延时控制电路及sram的制作方法
sram读取延时控制电路及sram的制作方法sram读取延时控制电路及sram的制作方法【前言】在现代电子产品中，存储器是一个至关重要的组成部分。
其中，静态随机存取存储器（SRAM）是一种常用的高速存储器类型，广泛应用于计算机内存、高级嵌入式系统和其他需要高速访问的应用领域。
而sram读取延时控制电路则是为了提高SRAM的读取速度而设计的。
本文将重点介绍sram读取延时控制电路及sram的制作方法。
我们会对SRAM的基本原理进行简要概述，然后详细讨论读取延时控制电路的工作原理及其在提高SRAM读取速度方面的作用。
我们会探讨sram的制作方法，并分享个人对这一主题的观点和理解。
【一、SRAM的基本原理】静态随机存取存储器是一种能够长时间保持数据的存储器类型。
与动态随机存取存储器（DRAM）相比，SRAM不需要周期性地刷新数据，因此具有更快的访问速度和更低的功耗。
SRAM主要由一组存储单元组成，每个存储单元由一个双稳态触发器构成。
这个双稳态触发器能够存储一个比特（bit）的数据。
具体来说，每个存储单元由两个互补的CMOS电路构成，其中一个用于存储0，另一个用于存储1。
通过控制输入引脚和读写引脚，可以实现对SRAM中数据的读取和写入。
【二、读取延时控制电路的工作原理及作用】sram的读取延时控制电路是为了解决SRAM读取速度限制的问题而设计的。
即使SRAM具有较高的读取速度，但在实际应用中，由于各种因素的存在，读取延时仍然会成为限制SRAM性能的一个关键因素。
读取延时控制电路的工作原理是通过改变读取操作的时序来降低读取延时。
该电路通常由一个延时锁相环（DLL）和一个多路选择器组成。
延时锁相环用于产生控制信号，将其与存储器输入信号进行比较，以确定读取时机。
多路选择器根据延时锁相环的输出结果，选择正确的数据输出。
通过这样的方式，可以显著减少SRAM读取延时，提高数据读取速度。
【三、sram的制作方法】制作SRAM的基本过程包括晶圆加工、图形化和封装测试等步骤。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同步FIFO
计数器的状态： 计数器增加：写（未满）、不读； 计数器减少：读（未空）、不写； 计数器不变：又读又写/不读不写，满写 空读。 FIFO的状态： 空：不写&& (计数器为1且读||计数器为0) 满：不读&&(计数器为max-1且写||计数 器为max)
异步FIFO
Asynchronous FIFO：读和写使用两个 不同的时钟。 用途：异步时钟域的穿越。 设计思想：因为有两个时钟域，所以不 能直接用计数器来表示FIFO的状态， 解决办法是比较读写指针。
行激活 ACTIVE
用于激活某一个bank某一行，只有激 活之后，才可以对该行进行读写操作。 给出激活命令时，同时给出Bank地址 和Row地址。
列读/写 READ/WRITE
读和写是对某一行的操作。 在读或写操作前已经Active(给出过行 地址)，所以读写时只需要给出列地址
读（burst长度为4）
SRAM、SDRAM、 FIFO的控制器设计
RAM
随机存取存储器 (Random Access Memory ) “随机存取”指的是当存储器中的消息被读 取或写入时，所需要的时间与这段信息所在 的位置无关。相对的，读取或写入顺序访问 （Sequential Access）存储设备中的信息时， 其所需要的时间与位置就会有关系（如磁带） RAM 可以进一步分为静态随机存取存储器（ SRAM）和动态随机存取存储器（DRAM） 两大类。
tAC与CAS Latency
读（burst长度为4）
行预充电 PRECHARGE
用于关闭某个bank的某一行，对应于 Active命令。在对其他行操作之前，必 须先关闭当前行，即对当前行 Precharge。 给出命令的同时给出bank地址、行地 址 Precharge的实际意义：对该行进行数 据的回写，弥补在对该行进行选通和操 作的过程中损失掉的电荷。
上电后100us/200us期间不允许操作。 初始化的操作顺序： 1. NOP 2. PRECHARGE 3. AUTO REFRESH*2 4. LOAD MODE REGISTER
载入设置 LOAD MODE REGISTER
需要设置的内容有： 突发长度：1，2，4，8，full-page 突发类型：sequential；interleaved 读延迟(CAS latency)：2；3（与器件 型号和频率有关） 写模式（长度）： 1. Programmed Burst Length； 2. Single Location Access（写）
异步FIFO
新的问题是，在不同的时钟域里，如何 比较读写指针？ 异步时钟域的穿越： 1.打两拍之后再比较(减小亚稳态) 2.计数器使用格雷码(减小亚稳态)
异步FIFO
FIFO使用注意
尽量不要用异步FIFO做异步时钟穿越 若使用自写编写的FIFO控制器，在仿 真验证中要将测试用例覆盖完全
SDRAM的操作
INITIALIZATION（初始化） LOAD MODE REGISTER（载入设置） ACTIVE（激活Bank和行） READ/WRITE（读/写） PRECHARGE（预充电/关闭bank和行） REFRESH(刷新)
初始化 INITIALIZATION
SRAM结构
SRAM基本电路
字线X ＋VDD V2 位 线 A V7
D
V4 Q V3 V6 位 线 B V8 D
V5
Q
V1
列选信息Y
SRAM
优点：读写速度快，不需要刷新 缺点：面积大
SRAM的时间参数
tRC:read cycle tAA:address to data valid tOHA:data hold from address change
SRAM
静态随机存存储器 (Static Random Access Memory, SRAM) 是随机存取存储器的一种。 所谓的“静态”，是指这种存储器只要保持 通电，里面储存的数据就可以恒常保持。相 对之下，动态随机存储器（DRAM）里面所 储存的数据就需要周期性地刷新。然而，当 电力供应停止时，其内储存的数据还是会消 失，这与在断电后还能储存资料的ROM或快 闪存储器仍然是不同的。
一种方法是：为指针多添加一个冗余的 bit位来区别这两种情况，当wr_pointer 或者rd_pointer超过了FIFO的最大地址 空间时，将冗余位（MSB）翻转。如 果两个指针的冗余位相同，那么证明它 们访问了同样数目的地址空间（FIFO 空），如果不同，则表示写指针比读指 针多访问了一轮（FIFO满）。
SRAM的时间参数
tPWE:WE pulse width tHZWE:WE low to HIGH-Z tSD:data setup-up to write end
SRAM典型应用
小波变换/逆变换 SPIHT编码/解码
DRAM
动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种半导体存储器，主要的作用 原理是利用电容内储存电荷的多少来代表一个二进制位 （bit）是1还是0。由于在现实中电容会有漏电的现象， 导致电位差不足而使记忆消失，因此除非电容经常周期 性地充电，否则无法确保记忆长存。由于这种需要定时 刷新的特性，因此被称为“动态”存储器。相对来说， “静态”存储器（SRAM）只要存入数据后，纵使不刷 新也不会遗失记忆。 与SRAM相比，DRAM的优势在于结构简单——每一个 位的数据都只需一个电容跟一个晶体管来处理，相比之 下在SRAM上一个位通常需要六个晶体管。正因这缘故， DRAM拥有非常高的密度，单位体积的容量较高因此成 本较低。但相反的，DRAM也有访问速度较慢，耗电量 较大的缺点。
行预充电 PRECHARGE
刷新 REFRESH
原因：由于电荷泄露和读操作时对电荷 的影响（每次读都要影响一行）。 刷新要求：64ms内刷新8192次，集中 刷新或间断刷新。 每次刷新只刷新一行，不需给出行地址， 由SDRAM内容的刷新计数器控制。 Self-refresh：关闭除CKE外的所有端 口，降低功耗。
DRAM
SDRAM（single-rate） DDR （double-rate）
SDRAM结构
接口信号
CLK：时钟 DATA：数据位，IO类型 ADDR：13位，行列地址复用。 CKE：时钟使能 CE：片选 WE：写使能 CAS：列地址 RAS：行地址 DQM：Mask信号，用于屏蔽读写中的某个 数据。
SDRAM控制器
面向用户部分接口 输入： Clk; resetn; Data_in[7:0]; Addr_in[28:0]; sdram_command[2:0]; 输出： Dout_out[7:0] Dout_v_out
面向SDRAM接口
SDRAMБайду номын сангаас制器
SDRAM典型应用
前端缓存 地检设备 需求特点：容量大，对读写的速度和效 率要求不高。
SRAM、SDRAM
在FPGA设计中的作用：前端或后端缓 存，为数据的处理和数据的输出做准备 举例：CE3图像压缩系统中的输入缓存 和输出缓存
FIFO（First In First Out）
结构： FIFO控制器+RAM 分类： 同步FIFO/异步FIFO
FIFO
使用上的选择： 自己写的FIFO控制器+FPGA内部的 Dual RAM（占用逻辑资源较少） FPGA厂商的FIFO IP（可靠，但占用 逻辑资源较多） FPGA片外FIFO（节省FPGA资源）
异步FIFO
比较指针的问题： 最开始时，FIFO是空的，读写指针都 指向0地址空间。然后不读，一直写， 知道写满，由于读写指针始终指的是即 将操作的地址单元，所以FIFO满的时 候，写指针又指向了0。 即：读写指针相等的时候，FIFO或者 满或者空，但是，到底是哪一个？
异步FIFO
同步FIFO
Synchronous FIFO： 写和读使用的时钟为同一个时钟。 核心：计数器。 设计思路： 1.设置一个计数器。计算从FIFO中写入、 读出的数据的数量，并用它来表征 FIFO的状态。 2.设置写指针和读指针，分别连接双端口 RAM的两个addr端口。写指针和读指 针总是指向下一个要操作的地址空间。
SDRAM结构
SDRAM基本电路
行选择 T C
刷 新 放大器 列 选 择 数据 I/O 线
利用电容的 电量来判断 逻辑‘1’和 逻辑‘0’。
SDRAM基本电路
从SDRAM基本电路可知，对其数据的 读取是具有破坏性的，所以每次读都要 进行数据的回写（预充电），而由于电 容上的电荷会泄露，因此必须定时地给 电容补充电荷（刷新）。