基于FPGA的VGA接口显示的设计与实现
基于FPGA的VGA图像显示
基于FPGA的VGA图像显示1、VGA显示原理VGA标准是一种计算机显示标准，最初是由IBM公司在1987 年提出的，分辨率是640*480。
VGA 接口也叫做D_Sub 接口，是显卡上输出模拟信号的接口。
目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的D/A 转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。
常见的彩色显示器一般由阴极射线管(CRT) 构成，彩色由GRB(Green Red Blue) 基色组成。
显示采用逐行扫描的方式解决,阴极射线枪发出电子束打在涂有荧光粉的荧光屏上,产生GRB 基色，合成一个彩色像素。
扫描从屏幕的左上方开始,从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。
要实现VGA显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现VGA时序。
VGA的标准参考显示时序如图1所示。
行时序和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front porch d)四个部分。
2、方案设计由VGA的显示原理可知，该任务的关键是VGA时序控制部分和汉字图形显示部分：（1）VGA时序控制部分，采用FPGA本地50MHz时钟，根据所需时序要求，经Verilog语言编写的计数模块分频而得到，该部分十分重要，如果产生的时序有偏差，那么就会使汉字图形无法显示或显示结果混乱；（2）汉字图形显示部分，有2种方法可以实现：第1 种是在对像素进行行计数、场计数的时候，就把字库信息直接赋值给颜色信号R、G、B，这种方法虽然简单，但是控制很不灵活，需要对汉字的显示像素一一判定对应的位置，容易出现错误，不易修改，所以本次采用的是第2 种方法，第2 种方法是使用FPGA内部的一种资源来存储汉字的字库信息，然后由程序将其提取出来作为显示信号发送到VGA 接口，以实现汉字图形的显示，这样就克服了第一种方法易出错又不易修改的缺点。
基于FPGA的VGA-DVI视频转换器设计
号送 入数字系统 中。 市面上现在 已经有很 多基于单片机 控制实 等 信号， 按照转换设置 进行模式转 换、 色彩调整 等工作后输 出 现 的Ｖ Ｇ Ａ － Ｄ Ｖ Ｉ 转换器 的设计成品， 考虑到在航天、 军事等一些特 Ｒ ［ ７ ： ０ ］ 、 Ｇ ［ ７ ： ０ ］ 、 Ｂ ［ ７ ： ｏ ］ 、 Ｈ Ｓ 、 ｖ ｓ 、 Ｄ Ｅ 、 Ｐ Ｉ ｘ Ｃ Ｌ Ｋ 等数字信号。 殊 场合 的应用， 本文提 供了一种基于Ｆ Ｐ Ｇ Ａ 控制实现 的Ｖ Ｇ Ａ 向Ｄ Ｖ Ｉ
Ｔｈｅ Ｄｅ ｓ ｉ ｇｎ ｏ ｆ ＶＧＡ。 － 。 Ｄ ＶＩ Ｖｉ ｄｅ ｏ Ｃｏ ｎｖｅ ｒ ｔ ｅ ｒ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰＧＡ
VGA显示控制
基于FPGA 的VGA显示控制摘要VGA（Video Graphics Array）即视频图形阵列，是IBM公司1987年推出的一种传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛应用。
本次课程设计是基于FPGA和主芯片为 EP4CE30F23C8N的ALTER公司的开发板Cyclone IV来实现的。
数字图像信息在VGA接口显示器正确、完整地显示,涉及到时序的构建和数字图像信息的模拟化两方面,提出一种能够广泛应用的VGA显示接口方案,详细阐述了数字图像数据DA转化并输出到VGA接口显示器显示的方法,其中包括接口的硬件设计、视频DA转换器的使用方法、通过FPGA构造VGA时序信号的方法等等。
方案可以应用于各种仪器,数字视频系统、高分辨率的彩色图片图像处理、视频信号再现等。
课设主要用到的芯片是ADV7123，它是一款高速、高精度数模转换芯片。
拥有三路十位D/A转换器，能够将代表颜色的数据锁存到数据寄存器中，然后通过D/A 转换器转换成模拟信号输出，得到我们要的色彩。
VGA显示的硬件设计和原理1.1 FPGA主芯片课程设计所用开发板的主芯片是EP4CE30F23C8N——Cyclone IV，其由Altera公司开发，值得注意的是该开发板所支持的QUARTUS II的版本较高，并且11.0的版本较12.0的版本编译好的程序更好下载。
图-11.2 ADV7123实现VGA的控制显示主要用到的芯片就是ADV7123，ADV7123由完全独立的三个I0位高速D/A转换器组成,RGB（红绿蓝）视频数据分别从R9~R0、G9~G0、B9~B0输入，在时钟CLOCK的上升沿锁存到数据寄存器中，然后经告诉D/A转换器转换成模拟信号。
三个独立的视频D/A转换器都是电流型输出，可以接成差分输出，也可以接成单端输出。
DE2-115上按单端输出，在模拟输出端用75欧姆电阻接地，以满足工业标准。
VGA的调试
用FPGA控制VGA显示图形和响应PS/2键盘摘要：本设计实现了FPGA对VGA和PS/2键盘的控制。
可以响应键盘的按键控制VGA显示字符和图片，并具有简单的文本编辑功能，包括光标移动、删除、换行、背景颜色变换等，借助片内rom存储器存储图片像素信息。
本设计的硬件平台为实验室已有的Cyclone II开发板， FPGA的器件全称为EP2C35F672C6。
设计采用Verilog HDL语言进行基本模块的编写，采用原理图输入方式进行顶层模块和ROM存储器的设计，开发环境为Quartus II8.1。
一设计原理(1) 用FPGA进行VGA时序控制的基本原理VGA显示器因为其输出信息量大，输出形式多样等特点已经成为现在大多数设计的常用输出设备，FPGA以其结构的优势可以使用很少的资源产生VGA的各种控制信号。
VGA显示器总共需要五根信号线，分别为R\G\Ｂ三原色信号和行同步(HSYNC)、场同步(VSYNC)信号。
在通用的标准中，VGA的像素输出频率为25.175 MHz，行频率是31.496 KHz，场频率是59.94 Hz。
分辨率为640*480，即每行显示640个像素，每场显示480行。
这640*480是显示器的有效显示区(Visible area)，除此之外，还有行、场消隐区(Back Porch)，以及行、场同步区（Sync Pulse）以实现行列的同步操作。
[1]如果利用实验室的液晶屏，可以增加分辨率至800*600，在这个标准下屏幕的刷新频率设为72Hz，行频率是48.08KHz。
FPGA需实现的扫描时序如下图：用FPGA实现VGA时序的原理：本设计的硬件平台为Altera公司的Cyclone II系列NIOS开发板(The Nios Development Board, Cyclone II Edition)，所用的FPGA是Altera Cyclone II系列器件中的EP2C35F672C6，它具有483,840bit的嵌入式存储器;33216个逻辑单元(LE); 105个M4K RAM Block。
VGA显示原理与设计
基于FPGA/CPLD的嵌入式VGA显示系统VGA(视频图形阵列Video Graphics Array)是IBM在1987年随PS／2机一起推出的一种视频传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。
目前 VGA技术的应用还主要基于 VGA显示卡的，而在一些既要求显示彩色高分辨率图像又不使用计算机的设备上，VGA技术的应用却很少。
本文对基于 FPGA/CPLD的嵌入式VGA显示的实现方法进行了研究。
基于 FPGA/CPLD的嵌入式 VGA显示系统，可以在不使用 VGA显示卡的情况下实现VGA图像的显示和控制。
该系统具有成本低、结构简单、应用灵活的优点。
1 基于FPGA/CPLD的嵌入式 VGA显示系统简介通用 VGA显示卡系统主要由控制电路、显示缓存区和视频 BIOS程序三个部分组成。
其控制电路主要完成时序发生、显示缓冲区数据操作等功能；显示缓冲区提供显示数据缓存空间；视频BIOS作为控制程序固化在显示卡的 ROM中。
在基于FPGA/CPLD的嵌入式VGA显示系统的设计中，可以使用很少的资源，就产生 VGA各种控制信号，达到显示彩色高分辨率图像的要求，而不需用 VGA显示卡和计算机设备。
图1是基于 FPGA/CPLD的嵌入式VGA显示系统的结构框图，图中FPGA采用的是Altera公司Cyclone II系列的EP2C35F672C这款 FPGA.Cyclone II器件采用 90nm、低K值电介质工艺，通过使硅片面积最小化，可以在单芯片上支持复杂的数字系统。
EP2C35F672C该芯片提供了 33216个逻辑单元,包括了嵌入式 18*18位乘法器、专用外部存储器接口电路、 4KB嵌入式存储器件、4个锁相环和高速差分 I/O等功能。
该芯片的工作频率和引脚 IO等资源都能很好的满足本系统的要求.FPGA的工作时钟为 54MHz。
VGA接口芯片采用了 ADV7125，该芯片是美国 ADI公司生产的高速视频数模转换芯片，其像素扫描时钟频率有 50MHz、140 MHz、270 MHz、330MHz四个等级。
基于FPGA的VGA控制器实现
据有 效时 间 ，ｋ 为场 消 隐前肩 时 间。 不 同 的分 辨率 下 ，行 同步和 场 同步 信号 的周 期 是 不 同 的 ，时 序 上 的 时 间也 不 一 样 。表 １ 出 列 了Ｖ Ａ的常用 分辨 率参数 。 Ｇ
一
（） Ｂ 、红基 色 （ ） Ｒ 、绿 基 色 （ ）这 ５ 信 号 ，如 果 Ｇ 个
能 从Ｆ Ｇ Ｐ Ａ中按 其 时 的需 要 求 准 确 发 送 这 些 信 号
到Ｖ Ａ接 口。就 可 以实现 对 Ｖ Ａ的控 制 。Ｖ Ａ的 Ｇ Ｇ Ｇ
种用ＦＧ Ｐ Ａ实 现 Ｖ Ａ显 示 的 控 制 器 ，从 而 实 现 Ｇ
可编程 逻辑 单元 、嵌 入 式Ｒ Ｍ模块 、丰 富 的布 线 Ａ
确 定 Ｖ Ａ显示 接 口时序 主要 应 考 虑行 同步信 Ｇ 号 ｆ Ｙ Ｃ 、 场 同 步 信 号 （ Ｓ ＮＣ 、蓝 基 色 ＨＳ Ｎ ） ＶＹ ）
资源 、底 层 嵌 入式 功 能单 元 和 内嵌 专 用 硬 核 等 ６ 部 分 组 成 。基 于 Ｆ Ｇ Ｐ Ａ的产 品设 计 具 有 开 发 过 程 简 单 ，投 资小 ，可反 复修 改 ，周 期 短 ，易 于 产 品 升 级等 优 点 ，故其 应用 越 来越 广 泛 。本 文 介 绍 了
信 号 时 序 如 图 １ 示 ，它 分 为 行 数 据 时序 和场 数 所
据时 序 两部 分 。 所谓 行 时序 ，就是 显 示一 行 数据 的时 序 。从 图 １（）可 以看 出 ，显 示 一 行 数 据 需 要 的 时 序 分 ａ
四部 分 。 产 生 行 同步 脉 冲信 号 Ｈ ＹＮ 的 周期 ｅ＝ Ｓ Ｃ
刘峰
（ 电子科技 大学 ，四 川 成都 ６ １３ ） １７ １
摘 要 ：依 据 标 准 Ｖ Ａ 示接 口的显 示 原 理 ，介 绍 了一 种 利 用 可 编程 逻 述 工具 来 完成ＶＧ Ｘ ｅｉ ｇ ｌ ＨＤ 语 Ａ接 口的控 制 ，从 而 实现 简单 的彩 色条纹 显 示 的
基于FPGA的VGA图像控制器设计与实现
ＶＡ 图像 控制 器 是一 个较 大 的数字 系 统 。采用 模块 化 设计 原 Ｇ 则和 自顶 向 下的设 计思想 ，进 行功 能分 离并按 层 次设 计 。将 Ｖ Ｄ ＨＬ 硬件 描述 语言 设计 与 原理 图设 计相 结合 ，逐 一对 每个 功 能模 块进 行仿 真 ，使顶 层 Ｖ Ａ图像 控制 器 的模块 实 体仿真 综合 得 以顺利 通 Ｇ 过 。Ｖ Ａ 控制 器主 要 由 以下模 块组成 ：消 隐模块 ，显 示模 块 ，分 Ｇ 频模 块 ，网格 生成 模块 ，汉字 显示模 块 ， 图像控 制模 块 ，动 画生 成模 块 ，ＬＭＲ Ｍ 用模 块 ，ＥＰ Ｏ Ｐ— Ｏ 调 Ｅ ＲＭ调用 模块 等 。 三 、模块 设计 （ ）消 隐模块 一 消 隐模 块 是整个 显示 控制 器 的关 键部 分 ，显示 模 块 、汉字 模 块 、彩 条模 块 、 网格 模块 、动画控 制 模块 、Ｌ ＭＲ Ｍ 调用 模块 等 Ｐ－ Ｏ 都 由消 隐模 块控 制 ，并且 行 同步信 号 （ｓ 和场 同步 信 号 （ｓ都 由 Ｈ） ｖ）
Ｈｕ Ｙｉ ａｎａ ｎＱａ
（ ｈ ｎ ｄ ｓｔｔ ｆ ｉ ｕ ｎＮ ｒ ｌ ｎ ｅｓｙＣｈ ｎ ｄ ６ ５ ，ｈｎ ） Ｃ ｅ ｇ ｕＩ ｔｕｅｏ Ｓｃ ａ ｏｍａ Ｕ ｉ ｒｉ， ｅ ｇ ｕ １ ４Ｃ ｉａ ｎｉ ｈ ｖ ｔ １ ７
Ａｂ ｔａ ｔ ＤＡ ｃ ｎ ｌｇ ｓｒ ｃ： Ｅ ｔ ｈ ｏｏ ｙｎ１ｉ ｔｅｃ ｒ ｆｍｏ ｅ ｅｅｔｏ ｉ ｅｉｎｔｃ ｎ ｌｇ ， ｌ ｓｏ ｏ ｒｕ ｏ ｕｅ ｌｔ ｒ ｉ ｅ ｓ ｈ ｏｅｏ ｄ ｍ ｌｃ ｎｃｄ ｓ ｅｈ ｏｏ ｙｉｒ ｉ ｎｐ ｗｅｆ１ｃ ｍｐ ｔｒｐａｆ ｍ ｒ ｇ ｔｅ ｅ ｏ ｎ
计 算机 光盘 软件 与应 用
基于FPGA的VGA控制器设计与实现
网２ Ｇ Ｖ Ａ显示模块与 Ｃ Ｔ显示器的控制榧图 Ｒ
的是 Ｖ Ａ显示模块与 Ｃ Ｔ Ｇ Ｒ 显示器 的控制框 图口 。
收 稿 日期 ：２０ —６ ０ ０８ ０— ５
作者简介： 杨杰 （ ９２ ） 女 ， １５一 ， 黑龙江齐齐哈尔人，副编审，本科，主要从事编辑学方而的研究。
将要显示内容转换成对应字模送人 Ｆ Ｇ Ｐ Ａ，即可实现相应 内容的显示 关键词 ：Ｆ Ｇ Ｐ Ａ；Ｖ Ａ；显示控制 Ｇ 中图分类号 ：Ｔ ２３ Ｐ ７ 文献标识码 ：Ａ 文章编号 ：１０ — ８Ｘ ２０ ）６ ０ ５－ ３ ０ ７ ９ ４ （０ ８０ － ０ ０ ０
随着数字图像处理 的应用领域的不断扩大 ， 其实时处理技术成为研究的热点。 Ｄ 电子设计 自动化 ） Ｅ Ａ（ 技术的迅猛发展为数字图像实时处理技术提供了硬件基础 。其中 Ｆ Ｇ Ｐ Ａ的特点适用于进行一些基于像素级 的图像处 ” Ｃ 。Ｌ Ｄ和 Ｃ Ｔ显示器作为一种通用型显示设备 ，如今已经广泛应用于工作和生活中。与嵌入 Ｒ 式系统 中常用 的显示器件相 比，它具有显示面积大 、色彩丰富 、承载信息量大 、 口简单等优点，如果将 接 其应用到嵌人式系统中 ， 可以显著提升产品的视觉效果 。 为此 ， 尝试将 Ｖ Ａ显示 的控制转化到 Ｆ Ｇ Ｇ Ｐ Ａ来完
表 １ Ｖ Ａ与ＦＧ ቤተ መጻሕፍቲ ባይዱ Ｇ Ｐ Ａ引 脚连接 表
３ 系统软件设计
采用 Ｐ ｔ Ｃ ２ ０ 软件进行字模转换 ，得到字符／ Ｃｏ Ｄ ０２ Ｌ 图像像素数 据。利用 Ｘｌ ｘＩ ． 、Ｍ ｄｌ ｍ开发 ｉｎ Ｅ ９ ｉ ｏｅ ｉ ｉ Ｓ １ Ｓ
平 台设计 程序 ，根据 Ｖ Ａ 显示 原理 ，产生 时序驱 动信 号 Ｈ 、Ｖ ，同时 在正 确的 时序 控制 下 ， Ｇ Ｓ Ｓ 扫描输出 Ｒ Ｍ 中的像素数据至显示器的 Ｖ Ａ接口，进行图像显示 。程序流程见图 ３ Ｏ Ｇ 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
编号基于FPGA的VGA接口显示的设计与实现Design and implementation of VGAinterface based on FPGA display学生姓名王雪专业控制科学与工程学号S120400520指导教师杨晓慧学院电子信息工程学院二〇一三年六月摘要利用现场可编程逻辑器件FPGA产生VGA时序信号和彩条图像信号,并将其作为信号源,应用于彩色等离子显示器的电路开发,方便彩色等离子显示器驱动控制电路的调试。
FPGA芯片具有可靠性高、编程灵活、体积小等优点，实验经过软硬件调试，最终在显示器上显示彩条正确图像。
利用此原理，可以设计更多的彩色图像，且可将采集的图像进行实时显示，将此作为信号源，应用于显示器电路的开发或某些嵌入式系统中，进行视频设备的调试与性能分析或系统中信号处理模块的调试与性能分析等。
关键词：FPGA VGA接口时序控制彩条信号AbstractVGA-timing signals and color strip image were obtained by using FPGA.The signals were used as sources when developing the circuits of color plasma display panel, and it took great convenience to the debugging of the driving and controlling circuit of color plasma display panel.The FPGA chip has the advantages of high reliability, small volume, flexible programming,just because of this,the test could achieve the desired results,display scree displays color bar signals.According to this principle, we can design color image more, and make the image real-time display, such as the signal source, used in display circuit development or some embedded systems, video equipment debugging and performance analysis of the system signal processing module debugging and performance analysis.Keywords:FPGA, VGA interface,timing control, color bar signals目录摘要 (1)Abstract (2)第一章引言 (4)第二章VGA显示接口的方案设计和原理 (5)2.1 VGA接口 (5)2.2 VGA显示原理 (5)2.3 VGA信号时序 (6)2.4 VGA显示方案实现 (7)第三章系统模块设计 (8)3.1系统模块原理图 (8)3.2 分频模块 (8)3.3 VGA彩条信号产生模块 (8)3.4 实验结果 (12)第四章结论 (13)致谢 (14)参考文献 (15)第一章引言视频图形阵列（VGA）作为一种标准的显示接口已经得到广泛的应用。
利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号，并将其作为信号源，应用于电视机或计算机等彩色显示器的电路开发，方便彩色显示器驱动控制电路的调试。
计算机显示器的显示有许多标准，常见的有VGA，SVGA等。
在这里尝试用FPGA实现VGA图像显示控制器，这一过程通过编程实现，之后通过软件的测试和仿真，当软件验证无误后完成硬件的下载验证，最终在CRT显示器上实现输出，基本原理就是利用FPGA的可编程原理和VGA的时序控制原理，这在产品开发设计中有许多实际应用。
第二章VGA显示接口的方案设计和原理2.1 VGA接口VGA（Video Graphics Array）作为一种标准的显示接口已经得到非常广泛的应用。
VGA在任何时刻都必须工作在某一显示模式下，其显示模式分为字符显示模式和图形显示模式，而在应用中讨论的是图形显示模式。
VGA显示卡端的接口为 15 针母插座,接口如图2-1所示。
该端口通过标准的监视电缆直接连接到PC 监视器或平板 LCD 上。
图2-1为VGA接口。
图2-1 VGA接口2.2 VGA显示原理常见的彩色显示器一般由阴极射线管(CRT)构成,彩色由GRB(Green Red Blue)基色组成。
显示采用逐行扫描的方式解决,阴极射线枪发出电子束打在涂有荧光粉的荧光屏上,产生GRB基色,合成一个彩色像素。
扫描从屏幕的左上方开始,从左到右,从上到下,逐行扫描,每扫完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行行同步;扫描完所有行,用场同步信号进行场同步,并使扫描回到屏幕的左上方,同时进行场消隐,并预备进行下一次的扫描。
VGA显示原理图如图2-2所示。
在本文中，FPGA 通过串联电阻直接驱动 5 个 VGA 信号。
每个颜色信号串一个电阻，每位的颜色信号分别是 VGA_RED，VGA_GREEN，VGA_BLUE。
每个电阻与终端的 75 欧电缆电阻相结合，确保颜色信号保持在VGA规定的0V～0.7V之间。
VGA_HSYNC 和VGA_VSYNC 信号使用 LVTTL 或 LVCMOS3I/O 标驱动电平。
通过VGA_RED，VGA_GREEN，VGA_BLUE 置高或低来产生 8 种颜色。
实际应用中，VGA_RED，VGA_GREEN 和 VGA_BLUE 可以接到 DAC 的输出，每个 DAC 用 8 bit 或更多的比特控制，3 条色彩控制线根据DAC 输出的电压大小配合实现更多种颜色的显示。
VGA 显示的原理是利用水平扫描信号和竖直信号实现二维平面的像素扫描显示，以640×480 像素的扫描显示示意图为例，当水平扫描信号VGA_HSYNC 信号为高时，VGA 显示器从左向右依次扫描当前行的 640 个像素点。
每扫描完一行，VGA_HSYNC 信号电平拉低，水平扫描位置回到最左端。
显示处理控制电路显示设备R GB HS,VS图2-2 VGA 显示基本原理图2.3 VGA 信号时序普通的VGA 显示器，其引出线共含5个信号：G,R,B 三基色信号；HS ：行同步信号；VS ：场同步信号。
对于5个信号的时序驱动，以及VGA 显示器，要严格遵循“VGA 工业标准”，即640*480*60Hz 模式。
通常我们用的显示器都满足工业标准，因此设计VGA 控制器是要参考显示器的技术规格。
图2-3为VGA 行扫描、场扫描的时序图。
图2-3 VGA 行扫描、场扫描时序VGA 工业标准所要求的频率： 1) 时钟频率（Clock frequency ）：25.175Hz （像素输出的频率）； 2) 行频（Line frequency ）：31469Hz; 3) 场频（Field frequency ）：59.94Hz （每秒图像刷新频率）表 2-1 行、场扫描时序要求2.4 VGA显示方案实现本文以FPGA芯片作为中央控制器控制整个系统的处理,根据自顶向下的设计流程,按照层次化、结构化的设计方法可以将FPGA系统划分为以下几个模块:顶层模块、分频模块、VGA控制模块。
FPGA系统功能的实现框图如图2-4所示。
二分频VGA时序控制顶层控制模块显示设备RAM读取控制CLK50MHz图2-4 FPGA系统功能实现框图系统工作原理为系统加电FPGA芯片读入配置信息,配置完成后, FPGA进入工作状态,将要显示的信息初始化到单口RAM中,由系统时钟产生时序,程序根据时序信息控制VGA接口输出行、场同步及颜色信息到显示器上。
第三章系统模块设计3.1系统模块原理图系统主要有分频模块、VGA彩条信号产生模块以及显示设备构成，系统模块顶层原理框图如图3-1所示。
图3-1 系统顶层原理框图3. 2 分频模块3.2.1 PLL分频模块原理图VGA工业标准所要求的频率为25.175Hz，而FPGA芯片输出的频率为50MHz,因而必须对FPGA输出频率进行分频，采用二分频即可，利用锁相环的分频功能得到，分频模块如图3-2所示。
图3-2 PLL分频模块原理3.3 VGA彩条信号产生模块3.3.1系统控制原理VGA时序信号产生包括行点计数器x_cnt(计数个数用nx表示)、场点计数器y_cnt(计数个数用ny表示)、行同步信号hsync、场同步信号vsync、有效显示区Visible area等。
其中行点计数器是800进制计数器,场点计数器是525进制计数器。
根据VGA时序的工业标准行、场同步信号有4种状态:同步脉冲信号(Sync),显示后沿信号(Back Porch),可视显示区(Visible area),显示前沿(FrontPorch)。
这4种状态具有很清晰的时序规律,可以用有限状态机来实现这4种状态的转换,用h_state来表示行同步状态机的4种状态: h_sync, h_back, h_visible,h_fron;t v_state来表示场同步状态机的4种状态: v_sync, v_back, v_visible, v_front。
行、场计数器的值决定了状态机在何时进行状态翻转。
竖彩条发生模块根据行点数器h cnt的计数值来产生彩条,它对行点数计数器的数值进行判断,每80条竖线生成一种竖彩条,共8种竖彩条红、绿、黄、蓝、粉、青、灰和黑。
图3-3 VGA控制3.3.2 仿真波形图3-4 仿真波形图3.3.3 模块程序使用verilogHDL 硬件语言描述波特率发生器的完整代码如下：module VGA_controller (// VGA SideoVGA_R,oVGA_G,oVGA_B,oVGA_H_SYNC,oVGA_V_SYNC,// Control SignaliCLK,iRST_N);//Horizontal Parameter ( Pixel )parameter H_SYNC_CYC = 11'd96;parameter H_SYNC_BACK = 11'd48;parameter H_SYNC_ACT = 11'd640; // 646parameter H_SYNC_FRONT= 11'd16;parameter H_SYNC_TOTAL= 11'd800;// Virtical Parameter ( Line )parameter V_SYNC_CYC = 11'd2;parameter V_SYNC_BACK = 11'd32;parameter V_SYNC_ACT = 11'd480; // 484parameter V_SYNC_FRONT= 11'd11;parameter V_SYNC_TOTAL= 11'd525;// Start Offsetparameter X_START = H_SYNC_CYC+H_SYNC_BACK; parameter Y_START = V_SYNC_CYC+V_SYNC_BACK; // VGA Sideoutput reg oVGA_R;output reg oVGA_G;output reg oVGA_B;output reg oVGA_H_SYNC;output reg oVGA_V_SYNC;// Control Signalinput iCLK;input iRST_N;// Internal Registers and Wiresreg [10:0] H_Cont;reg [10:0] V_Cont;wire [10:0] x_position;assign x_position=H_Cont-X_START;//generate coloralways @(H_Cont)beginif(x_position<80) {oVGA_R,oVGA_G,oVGA_B}<=3'b001;else if(x_position<160) {oVGA_R,oVGA_G,oVGA_B}<=3'b010;else if(x_position<240) {oVGA_R,oVGA_G,oVGA_B}<=3'b011;else if(x_position<320) {oVGA_R,oVGA_G,oVGA_B}<=3'b100;else if(x_position<400) {oVGA_R,oVGA_G,oVGA_B}<=3'b101;else if(x_position<480) {oVGA_R,oVGA_G,oVGA_B}<=3'b110;else if(x_position<560) {oVGA_R,oVGA_G,oVGA_B}<=3'b111;else {oVGA_R,oVGA_G,oVGA_B}<=3'b000;end// H_Sync Generator, Ref. 25.175 MHz Clockalways@(posedge iCLK or negedge iRST_N)beginif(!iRST_N)beginH_Cont <= 11'd0;oVGA_H_SYNC <= 1'b0;endelsebegin// H_Sync Counterif( H_Cont < H_SYNC_TOTAL )H_Cont <= H_Cont+11'd1;elseH_Cont <= 11'd0;// H_Sync Generatorif( H_Cont < H_SYNC_CYC )oVGA_H_SYNC <= 1'b0;elseoVGA_H_SYNC <= 1'b1;endend// V_Sync Generator, Ref. H_Syncalways@(posedge iCLK or negedge iRST_N) beginif(!iRST_N)beginV_Cont <= 11'd0;oVGA_V_SYNC <= 1'b0;endelsebegin// When H_Sync Re-startif(H_Cont==11'd0)begin// V_Sync Counterif( V_Cont < V_SYNC_TOTAL )V_Cont <= V_Cont+11'd1;elseV_Cont <= 11'd0;// V_Sync Generatorif( V_Cont < V_SYNC_CYC )oVGA_V_SYNC <= 1'b0;elseoVGA_V_SYNC <= 1'b1;endendendEndmodule3.4实验结果尝试用FPGA实现VGA图像显示控制器，经过查阅相关资料，制定系统方案，硬件设计和软件设计以及系统调试得到实验结果为显示器显示红、绿、黄、蓝、粉、青、灰和黑八种竖向条文。