微机原理与接口技术 第6章 微型计算机IO接口基础
合集下载
《微机原理与应用教学资料》第六章 io(课件)
I/O接口（电路）：外设和计算机之间传送信息的交接部件 （界面），每一个外设都要通过接口电路才能与主机相连
I/O端口：一个I/O接口电路中通常包含多个端口，一个端口 对应一个地址
例：IN AL ，60H ；60H. 端口的内容→AL
5
端口地址为60H
❖ I/O接口和I/O端口的关系：
①一个I/O接口电路中通常包含多个端口 ②CPU在同一时刻只能选中某一个I/O端口 ③CPU访问外设，实质上是对I/O接口电路中相应的端口进
.
11
+5V
上拉电阻
D0
1Y1 1A1
D1
1Y2 1A2
74LS244
2Y4 2A4
D7
1G 2G
M/IO
CS
RD
上拉电阻的作用：保证开关断开时，有一高电平输入。
1G、2G的作用：为低电平时，三态门打开，输入三态
读开关状态：IN AL, PORT1；执行时，RD=0，M/IO=0，地址 信号使CS=0 → 1G、2G=0，三态. 门打开，开关状态读入CPU 12
.
10
1、程序控制方式
在程序控制下传送数据 缺点：CPU利用率低
（1）无条件传送：数据传送不能频繁，适用于简单外设或 外设的定时是固定或已知的场合
例1：检测按键开关状态 图6-4,见后页 上拉电阻 三态门
例2：控制LED灯亮，图6-5 74LS273锁存器，限流电阻
OUT PORT2,AL；执行时，WR=0，M/IO=0，地址信 号使CS=0 → CLK输出一上升沿，数据锁存并输出。
13
.
14
1.选通 锁存状态，锁存数据 2.CPU执行读指令，IN AL, PORT-S1; CS1有效， Q端高电平送至D0到CPU
chap6微机原理与接口技术第六章——I、O接口和总线
第六章I/O接口和总线本章介绍1.I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传送方式 PC机的I/O地址分配2.总线IBM PC总线AT总线或ISA总线6-1、I/O接口一．I/O接口的功能1.采用I/O接口的必要性计算机和外设之间的信息交换带来一些问题：速度不匹配信号电平不匹配信号格式不匹配时序不匹配因此I/O设备不能直接与CPU的系统总线相连，必须在CPU与外设之间设置专门的接口电路来解决这些问题。
可编程输入输出接口芯片随着大规模集成电路技术的发展，出现了许多通用的可编程接口芯片，可用它们来方便地构成接口电路。
后面几章将介绍常见的可编程I/O接口芯片的原理、编程方法及与CPU的连接方法。
可编程中断控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。
本章介绍最常用的简单I/O接口芯片,主要有缓冲器(Buffer)和锁存器(Latch)。
二、简单的输入输出接口芯片1.缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力。
在CPU或I/O接口电路需要输入输出数据时，在它的使能控制端EN（或G）作用一个低电平脉冲，使它的内部的各缓冲单元接通，即处在输出0或1的透明状态。
数据被送上总线。
当使能脉冲撤除后，它处于高阻态。
这时，各缓冲单元像一个断开的开关，等于将它所连接的电路从总线脱开。
74LS244和74LS245就是最常用的数据缓冲器。
除缓冲作用外，它们还能提高总线的驱动能力。
8个三态缓冲单元，分成两组，分别由门控信号为低电平时，数据传送；高电平时，输出高阻态。
单向缓冲器，只能从端。
OE 2.锁存器74LS3731. I/O端口1.数据端口（Data Port）用来存放CPU与外设之间交换的数据，长度一般为1-2个字节，主要起缓冲作用。
2.状态端口（Status Port）用来指示外设的当前状态。
微机原理与接口技术_06IO接口与中断
• （2）字节计数器：接收CPU预置的数据传送的总字节数，以及在 传送过程中控制传送过程何时结束，该字节计数器应具有自动减1 功能。
– （2）访问I/O端口和访问内存一样，由于访问内存时地址较 长，指令的机器码也长，执行时间显然会增加。
– （3）从指令上不易区分当前是对内存进行操作还是对外设进 行操作。
2020/8/3
11
6.2.2 独立编址
• 这种编址方式称为I/O映射编址方式，内存和I/O端口有 各自独立的地址空间。
• 使用这种编址方式的优点如下。 • （1）内存地址空间不受I/O端口地址空间影响。 • （2）地址译码简单，速度较快。 • （3）I/O指令简短，执行速度快。 • （4）使用专用I/O命令，与内存访问命令有明显区别，
2020/8/3
15
6.3.3 DMA方式
• 该方法的基本思路是：外设与内存间的数据传送不经过 CPU，传送过程也不需要CPU干预，在外设和内存间开设 直接通道，由一个专门的硬件控制电路来直接控制外设 与内存间的数据交换，从而提高传送速度和CPU的效率。
2020/8/3
16
• 1．DMA控制器的基本功能及组成
• 为了协调CPU与外设之间的数据读写矛盾，实现CPU 和外设之间高效可靠的信息交换，I/O接口应具备以下 功能。
• 1．数据缓冲功能 • 2．信号转换功能 • 3．端口选择功能 • 4．接收和执行CPU命令的功能 • 5．中断管理功能 • 6．可编程功能
2020/8/3
4
6.1.2 I/O接口的基本组成
6第 章 I/O接口与中断
1 2020/8/3
本章主要内容
➢ 6.1 I/O接口概念 ➢ 6.2 I/O端口编址方式 ➢ 6.3 CPU与I/O接口之间数据传送方式 ➢ 6.4 中 断 ➢ 6.5 8086中断系统
– （2）访问I/O端口和访问内存一样，由于访问内存时地址较 长，指令的机器码也长，执行时间显然会增加。
– （3）从指令上不易区分当前是对内存进行操作还是对外设进 行操作。
2020/8/3
11
6.2.2 独立编址
• 这种编址方式称为I/O映射编址方式，内存和I/O端口有 各自独立的地址空间。
• 使用这种编址方式的优点如下。 • （1）内存地址空间不受I/O端口地址空间影响。 • （2）地址译码简单，速度较快。 • （3）I/O指令简短，执行速度快。 • （4）使用专用I/O命令，与内存访问命令有明显区别，
2020/8/3
15
6.3.3 DMA方式
• 该方法的基本思路是：外设与内存间的数据传送不经过 CPU，传送过程也不需要CPU干预，在外设和内存间开设 直接通道，由一个专门的硬件控制电路来直接控制外设 与内存间的数据交换，从而提高传送速度和CPU的效率。
2020/8/3
16
• 1．DMA控制器的基本功能及组成
• 为了协调CPU与外设之间的数据读写矛盾，实现CPU 和外设之间高效可靠的信息交换，I/O接口应具备以下 功能。
• 1．数据缓冲功能 • 2．信号转换功能 • 3．端口选择功能 • 4．接收和执行CPU命令的功能 • 5．中断管理功能 • 6．可编程功能
2020/8/3
4
6.1.2 I/O接口的基本组成
6第 章 I/O接口与中断
1 2020/8/3
本章主要内容
➢ 6.1 I/O接口概念 ➢ 6.2 I/O端口编址方式 ➢ 6.3 CPU与I/O接口之间数据传送方式 ➢ 6.4 中 断 ➢ 6.5 8086中断系统
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
微机原理与接口技术(chap6)IO接口和总线
省级精品课建设
第六章
•
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
2
第六章 I/O接口和总线
一． I/O接口的功能
1．采用I/O接口的必要性
CPU与外部设备交换信息的过程：在控制信号的作用下通过数据总 线来完成的。外部设备种类繁多，它们对所传输的信息的要求也各不相 同，计算机和外设之间的信息交换存在如下问题：
•
9
6-1 I/O接口
【 I/O接口的功能】
•
10
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
11
6-1 I/O接口
二． 简单的输入输出接口芯片
最常用的简单输入输出接口芯片主要有缓冲器(Buffer)和锁
(13) (14)
D
C Q D C Q
6O
7O
8D
(18) D C Q (19) 8O
G
(11) •
15
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
16
外围设备 显示器 键盘
存储器
控制器
输入/输出 接口
鼠标 硬盘
第六章
•
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
2
第六章 I/O接口和总线
一． I/O接口的功能
1．采用I/O接口的必要性
CPU与外部设备交换信息的过程：在控制信号的作用下通过数据总 线来完成的。外部设备种类繁多，它们对所传输的信息的要求也各不相 同，计算机和外设之间的信息交换存在如下问题：
•
9
6-1 I/O接口
【 I/O接口的功能】
•
10
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
11
6-1 I/O接口
二． 简单的输入输出接口芯片
最常用的简单输入输出接口芯片主要有缓冲器(Buffer)和锁
(13) (14)
D
C Q D C Q
6O
7O
8D
(18) D C Q (19) 8O
G
(11) •
15
第六章 I/O接口和总线
内容提要
6-1 I/O接口 一、I/O接口的功能 二、简单的输入输出芯片
三、I/O端口及其寻址方式
四、CPU与外设间的数据传送方式 五、I/O译码电路 6-2 总线
•
16
外围设备 显示器 键盘
存储器
控制器
输入/输出 接口
鼠标 硬盘
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
《微机原理与接口技术》教学课件 第6章
6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0～A7上， RAS 信号有效时，在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ～ A7 上 ， CAS 信号有效时，在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作，是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中，存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标，并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率，单位为bps（或bit/s）。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器（Random Access Memory，RAM）也称随机读/写存储器或随机存储器，它既可以直接 从任何一个指定的存储单元中读出数据，也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量：存储器中所包含存储单元的总数，单位是字节（B）。存储 器容量越大，存储的信息越多，计算机的性能也就越强。
01
02
存取时间：存储器完成一次读写操作所需的时间，单位为ns（纳秒，
1 ns＝10-9 sБайду номын сангаас。
微机原理第6章IO接口
缺点：
在MPU使用效率与响应实时性间有矛盾,软件 开销大，MPU使用效率低。
这种I/O控制方式是优是劣，不能一概而论,要 看具体应用场合。
2020/4/22
1.查询式 2.中断式 3.DMA式 4.等待式
2020/4/22
6.3 I/O同步控制方式
2.中断驱动式控制
(1)特点：每次I/O操作都是由I/O设备向MPU
状态 信息 三态 缓冲器 (1位)
IOW
&
Pd 地址
AB
MPU
译码
& Ps
IOR
ACK
忙触发器
输入状态信息 Y
忙否？ N
输出数据
状态位复位
(a)硬件结构
(b)工作流程
说明：• 除数据端口外，必须有状态端口
• 状态端口和输入数据端口必须有
三态输出功能
例：设状态端口地址为86H，数据端口地址为 87H,外部输入信息准备好状态标志为D7=1， 请用查询方式写出读入外部信息的程序段。
址 译 AB 码
+5V 准备就绪
Ps
&
IOR
触发器
输入状态信息
N MPU
数据就绪？
Y
输入数据
状态位复位
(a) 硬件结构
(b) 工作流程
2020/4/22
6.3 I/O同步控制方式
1.查询式 2.中断式 3.DMA式 4.等待式
2020/4/22
② 输出接口
数
据 数据锁
输
存器
出
+5V
设
QD
备
R
DB
Di
存储器 (1MB)
I/O 端口 (256个)
在MPU使用效率与响应实时性间有矛盾,软件 开销大，MPU使用效率低。
这种I/O控制方式是优是劣，不能一概而论,要 看具体应用场合。
2020/4/22
1.查询式 2.中断式 3.DMA式 4.等待式
2020/4/22
6.3 I/O同步控制方式
2.中断驱动式控制
(1)特点：每次I/O操作都是由I/O设备向MPU
状态 信息 三态 缓冲器 (1位)
IOW
&
Pd 地址
AB
MPU
译码
& Ps
IOR
ACK
忙触发器
输入状态信息 Y
忙否？ N
输出数据
状态位复位
(a)硬件结构
(b)工作流程
说明：• 除数据端口外，必须有状态端口
• 状态端口和输入数据端口必须有
三态输出功能
例：设状态端口地址为86H，数据端口地址为 87H,外部输入信息准备好状态标志为D7=1， 请用查询方式写出读入外部信息的程序段。
址 译 AB 码
+5V 准备就绪
Ps
&
IOR
触发器
输入状态信息
N MPU
数据就绪？
Y
输入数据
状态位复位
(a) 硬件结构
(b) 工作流程
2020/4/22
6.3 I/O同步控制方式
1.查询式 2.中断式 3.DMA式 4.等待式
2020/4/22
② 输出接口
数
据 数据锁
输
存器
出
+5V
设
QD
备
R
DB
Di
存储器 (1MB)
I/O 端口 (256个)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2011年1月22日
第10页
6.2 I/O接口的控制方式 接口的控制方式
6.2.3 DMA方式 方式
DMA即直接存储器存取（Direct Memory Access）的意思。 DMA方式就是外设在专用的接口电路——DMA控制器的控制下直 接和存储器进行高速数据传送。
2011年1月22日
第11页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
C A2 0 0 0 0 1 1 1 1
B A1 0 0 1 1 0 0 1 1
A A0 0 1 0 1 0 1 0 1
M
Y0
0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
1 1 1 1 1 1 1 1
0 0 0 0 0 0 0
2011年1月22日
第19页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
处的工作状态，是外设通过接口向CPU传送的。
–3.控制信息：CPU通过发送控制信息控制外设的工作。 3.控制信息： 3.控制信息
2011年1月22日
第4页
6.1概述 概述
6.1.3 I/O接口电路的组成 接口电路的组成
从使用角度来看，接口的硬件部分有： 从使用角度来看，接口的硬件部分有： 包括命令寄存器、 基本逻辑电路 ，包括命令寄存器、状态寄存器和数据缓 冲寄存器。 冲寄存器。 端口地址译码电路， 端口地址译码电路，由译码器或能实现译码功能的其他芯 片组成。 片组成。 供选电路， 供选电路，根据接口不同任务和功能要求而添加的功能模 块电路，设计者可按照需要加以选择。 块电路，设计者可按照需要加以选择。
2011年1月22日
第9页
6.2 I/O接口的控制方式 接口的控制方式
6.2.2 中断控制方式
为了进一步提高CPU的效率和使系统具有实时性，可以采用 中断控制方式。 在中断控制方式下，当外设准备好时，就向CPU发出中断请 求，若CPU响应中断，在当前指令执行结束后，就转入相应的中 断服务程序，与外设进行一次数据传输。传输结束后，CPU自动 返回原来的程序。
2011年1月22日
ห้องสมุดไป่ตู้
第1页
主要内容: 主要内容
6.1 概述 6.2 I/O接口控制方式 接口控制方式 6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
2011年1月22日
第2页
6.1概述 概述
6.1.1 接口及接口的功能
接口（Interface）是指微处理器CPU与“外部世界”的连 接电路，是CPU与外界进行信息交换的中转站。 接口应该具备的功能： • 数据缓冲及转换功能。 • 设备选择和寻址功能。 • 联络功能。 • 接收、解释并执行CPU命令的功能。 • 中断管理功能。 • 可编程功能。 • 错误检测功能。
2011年1月22日
第6页
6.2 I/O接口的控制方式 接口的控制方式
6.2.1 程序控制方式
在程序控制下，进行CPU 与I/O设备之间的数据传送，又分 为无条件传送方式和条件传送方式。
–1. 无条件传送方式
CPU不查询外设的状态而直接进行信息传输，称为无条件 传送方式。该方式适用于对一些简单外设的操作，如开关、ED 等。
表6-1 典型PC微型计算机的I/O端口地址分配情况
2011年1月22日
第12页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
6.3.2 接口硬件设计方法
– 1. 外设一侧
外设一侧的情况很复杂，对这一侧的分析重点放在两个方面: • 搞清被连接的外设的外部特性，即外设信号线引脚的功 能定义和逻辑定义。 • 了解被控外设的工作过程，以便在进行接口软件设计时， 按照这种过程编写程序。
2011年1月22日
第5页
6.1概述 概述
6.1.4 I/O端口的编址方式 端口的编址方式
– 1. 内存和 端口统一编址 内存和I/O端口统一编址
这种编址方式是将I/O端口和内存单元同等看待，一起编址。
– 2. 独立的 端口编址 独立的I/O端口编址
I/O端口的地址空间与内存单元的地址空间相互分开，各 自独立。在8086系统中采用这种编址方式。
2011年1月22日
第13页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
6.3.2 接口硬件设计方法
– 2. 系统总线一侧
系统总线一侧的分析设计主要根据数据线的宽度（8位、16 位和32位等）、地址线的宽度（16位、20位、24位和32位）和 控制线的逻辑定义（高电平有效、低电平有效和脉冲跳变）， 以及时序关系有什么特点等完成三总线的连接。
2011年1月22日
第14页
I/O接口设计必须遵循的原则： 接口设计必须遵循的原则： 接口设计必须遵循的原则
I/O接口卡要能工作，先要为I/O接口卡合理分配系统资源，避免和 主板上或其他I/O接口卡争夺资源，造成硬件冲突。 I/O接口卡的工作时序必须与微型计算机I/O总线读/写周期的时序 严格配合。 I/O卡上的芯片数量应尽可能少（尽量选用VLSI），以减轻微型计 算机总线的负载。与数据总线相连的器件必须具有三态功能，在不 进行数据传输时，使其处于高阻态。 I/O插槽上的地址和读/写信号线均为单向输出，I/O卡决不能输出 信息到这些线上。 I/O接口卡应有去耦滤波等抗干扰措施，布线工艺合理，不能成为 微型计算机的干扰源。 I/O接口卡插脚与I/O插槽引脚对应关系必须正确，I/O卡的几何尺 寸应适当。
–2. 条件传送方式
条件传送也称为查询方式传送。用条件传送方式时，CPU 通过程序不断查询外设的状态，只有当外设准备好时，才进行 数据传输。
2011年1月22日
第7页
条件传送过程
读状态端 口
否
准备好？
是
读/写数据端口 进行数据传送
图6-2 条件传送过程
2011年1月22日
第8页
条件传送过程
【例6-1】如一输出设备接口的状态端口（8位）地址为PST，状 态端口的D0位为1表明准备好。数据端口（8位）的地址为PDATA， 采用条件传送方式传送1字节数据（数据在BL中）的程序如下： MOV DX, PST ;状态端口地址传送给DX L0: IN AL, DX ;读状态端口 TEST AL,01H ;测试状态端口的D0位是否为1 ; D0 1 JZ L0 ;不为1（未准备好），则重复读取状态 MOV AL, BL ;为1（准备好），则进行数据输出 MOV DX, PDATA OUT DX, AL
6.3.3 I/O端口地址译码 端口地址译码
– 2. 可选式端口地址译码
固定译码虽然简单，但用这种方法做出的接口在通用性方 面有可能受到一定的限制。如果希望设计的接口是通用的，或 为系统以后扩充留有余地，则端口地址可不做成固定的，而用 开关或跳线来选择 。
2011年1月22日
第20页
I/O端口地址可选式译码电路 端口地址可选式译码电路
2011年1月22日
第15页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
6.3.3 I/O端口地址译码 端口地址译码
CPU和外部设备的数据交换实质上是通过对接口电路中的 端口寄存器的读/写来完成的，这就必须使用地址总线上的地址 信号和必要的控制信号实现对端口寄存器的开关控制，这就是 I/O端口地址译码。
2011年1月22日
第21页
6.3 PC微型计算机 接口设计 微型计算机I/O接口设计 微型计算机
6.3.4 PC微型计算机 接口的编程控制 微型计算机I/O接口的编程控制 微型计算机
– 1. 直接对硬件编程
用户应用系统的接口控制程序应直接面向接口编程。尤其 对于那些用户自己设计的I/O接口插卡，由于接口程序对硬件的 依赖性（与一般的管理程序和数据处理程序不同，它是直接与 硬件打交道的），因此设计者必须对相应的硬件细节十分熟悉。 具体来讲，就是对接口芯片和被控对象（外设）的特性以 及接口芯片的编程命令要彻底弄清楚才能着手编写程序。
6.3.1 PC微型计算机 端口地址分配 微型计算机I/O端口地址分配 微型计算机
I/O端口地址 端口地址 0000H～001FH 0020H～0021H 0040H～0043H 0060H 0061H 0064H 0070H～0071H 0080H～009FH 00A0H～00A1H 00C0H～00DFH 00F0H～00FFH 0170H～0177H DMAC1 中断控制器（主控制器） 系统时钟 键盘控制器状态口 系统扬声器 键盘控制器数据口 系统CMOS/实时时钟 DMA页面寄存器 中断控制器（从控制器） DMAC2 协处理器 标准IDE/ESDI硬盘控制器 I/O设备名称 设备名称 I/O端口地址 端口地址 01F0H～01FFH 0200H～0207H 0274H～0277H 0278H～027FH 02F8H～02FFH 0376H 0378H～037FH 03B0H～03BBH 03C0H～03CFH 03D0H～03DFH 03F2H～03F5H 03F8H～03FFH I/O设备名称 设备名称 标准IDE/ESDI硬盘控制器 游戏口 ISA即插即用计数器 并行打印机口2（LPT2） 串行通信口2（COM2） 第二个IDE硬盘控制器 并行打印机口1（LPT1） VGA显示适配器 VGA显示适配器 彩色显示适配器 软磁盘控制器 串行通信口1（COM1）
2011年1月22日
第17页
固定端口地址译码
例如，产生300～307H这8个端口的地址译码信号，可以采 用如图6-3所示的端口固定译码电路。
A9 A8 A7 A6 A5 A4 A3 74LS138
IO / M AEN
G1
G 2A