数电第六章
合集下载
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章
果从Q3~Q0取得输出可以构成一个八进制计数器。 对比一下图 6.6中的时钟脉冲波形与Q3的输出波形， 不难发现，Q3的波形 的频率恰为时钟波形频率的1/8。 如果从Q3取得输出， 则 6.5电路构成了一个8分频器。
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。
第6章 寄 存 器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。 在现代通信系统与控制系统中，可编程分频器得到广泛的应 用。 下面以图6.10的实际电路为例， 介绍利用移位寄存器 实现可编程分频的基本思路。
(2) 并行加载数据。 断开电源， 将S0、 S1置11（都接 高电平）， 将D0~D3置1010； 接通电源， 此时， 发光二极 管均不亮， 送出一个单脉冲， 观察发光二极管的亮、 灭情 况。如果操作准确， 发光二极管的亮、 灭指示Q0~Q3的数据 为1010， 说明D0~D3的数据已加载到输出端， 此时再改变输 入端的数据， 输出数据不变。
第6章 寄 存 器 实训6 寄 存 器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章 寄 存 器
实训6 1. （1） 了解寄存器的基本功能。 （2） 学会寄存器的使用方法。 （3） 熟悉寄存器的一般应用。 （4） 进一步掌握数字电路逻辑关系的检测方法。
第6章 寄 存 器
第6章 寄 存 器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时， 数据右移； 第一个时钟脉冲过后， 74LS194（1）DSR端的数 据1移位至Q0端， 其他Q端的0均依次右移， 各输出端的数据 如表6.1的第2行数据所示； 此后， 随着时钟脉冲的到来， 发光二极管自左至右一个个点亮， 第8个脉冲以后， 全部二 极管均点亮, 此时， DSR端的数据变为0， 随着后续脉冲的到 来， 发光二极管自左至右一个个熄灭。
数电第六章
6.4
施密特触发器
施密特触发器是脉冲波形变换中经常使用的一种电路。它有两个重要特点： 施密特触发器是脉冲波形变换中经常使用的一种电路。它有两个重要特点： 输入信号从低电平上升时的转换电平和从高电位下降时的转换电平不同。 ①输入信号从低电平上升时的转换电平和从高电位下降时的转换电平不同。 在电路状态转换时，通过内部正反馈使输出电压波形的边沿变得很陡峭。 ②在电路状态转换时，通过内部正反馈使输出电压波形的边沿变得很陡峭。 利用这两个特点， 利用这两个特点，可以将变化缓慢的信号波形整形为边沿陡峭的矩形 而且还可以有效消除叠加在矩形脉冲上的噪声信号。 波，而且还可以有效消除叠加在矩形脉冲上的噪声信号。
555定时器的工作原理 555定时器的工作原理
555定时器的工作状态取决于电压比较器C1和C2。下面讨 论当高触发端输入电压大于阈值电压时的情况：
2 > U DD 3
+U DD 8 5k U+ U5k U+ TR 2 U5KΩ 1 U SS R 4 ∞ + C1 + － ∞ + C2 + － S Q
除555单定时器外还有双定时器556四定时器558单稳态触发器施密特触发器和多谐振荡器的电路符号为可重复触发型不可重复触发型单稳态触发器具有施密特特性的与非门符号多谐振荡器555定时器构成的施密特触发器单稳态触发器和多谐振荡器典型电路为555定时器构成的施密特触发器555定时器构成的单稳态触发器555定时器构成的多谐振荡器
C
0.01μ 0.01μf
(二)工作原理、工作波形与参数估算 工作原理、 充电 0V UIH 放电 导通
V
工作原理 1. 稳定状态 UOL 该电路触发信号为负脉冲 触发信号为负脉冲， 该电路触发信号为负脉冲，不加 触发信号时， 触发信号时，uI = UIH (应 > 1/3 VCC)。 充电， 接通电源后 VCC 经 R 向 C 充电， 上升。 使 uC 上升。 当 uC ≥ 2/3 VCC 时，满足 TR = uI > 1/3 VCC，TH = uI ≥ 2/3 VCC,因 因 t 此 u 为低电平，V 导通，电容 C 经放 O 为低电平， 导通， VCC 迅速放电完毕， 电管 V 迅速放电完毕，uC ≈ 0 V。 。 这时TR = UIH > 1/3 VCC， 这时 t TH = uC ≈ 0 < 2/3 VCC，uO 保持 低电平不变。因此， 低电平不变。因此，稳态时 uC ≈ 0 V，uO 为低电平。 ， 为低电平。 t
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
数电第六章
四个自然二
G进3 制B码3 输入
××
×
×
×
×
G2七个B3乘B2积项B3 B2
G1 B2B1 B2B1
G0 B1B0 B1B0
×
×
在实现相同逻与辑阵功列能前提下，上图仅用了七个4个乘输积出项， 在PRPOLMA与全或译码阵用列1之6个后。接从入而触降发低器了或组芯阵，片作列的为面反积馈，输提入高信了号芯，
实片现的时利序用逻率辑电实路现。多输入、多输出的复杂逻辑函数, PLA
较PROM优越。
2020/2/2
24
例5：PLA和D触发器组成的同步时序电路如图所示，要求： （1）写出电路的驱动方程、输出方程。 （2）分析电路功能，画出电路的状态转换图。
2020/2/2
D0 D Q0 Q0 D Q1 Q1 D Q2 Q2 QCC CP
第六章 可编程逻辑器件PLD
简介
可编程逻辑器件PLD概述 可编程逻辑器件PLD的基本单元
可编程只读存储器PROM和可编程逻辑阵列PLA
可编程阵列逻辑PAL和通用阵列逻辑GAL
高密度可编程逻辑器件HDPLD原理及应用
现场可编程门阵列FPGA
随机存取存储器RAM
小 2020/2/2 结
1
系统放在一个芯片内 厂商专直用接集做成出电。路（简称ASIC）
如：表芯
用户定制
ASIC
全定制厂（商F做ull出C半us成tom品Design IC）
集成电路
半定制（Semi-Custom Design IC）
半定制
标准单元（Standard Cell） 门阵列（Gate Array） 可编程逻辑器件（Programmable Logic Device）
数电第6章
第六章 时序逻辑电路
图6–7 例3图
第六章 时序逻辑电路
解 该电路中， 时钟脉冲接到每个触发器的时钟 输入端， 故为同步时序电路。 (1) 写出方程。 ① 激励方程如下：
J1 = xQn2 , K1 = xQ2n ; J 2 = xQ1n ; K 2 = xQ1n
第六章 时序逻辑电路
② 写出次态方程。 将上述激励函数代入触发器的特性方程中， 即得 每一触发器的次态方程如下：
第六章 时序逻辑电路
(3) 画出状态迁移图。 由状态真值表可得出相应的状态图， 如图 6－8 所 示。
第六章 时序逻辑电路
图 6 – 8 例 3 状态迁移图
第六章 时序逻辑电路
(4) 画出给定输入x序列的时序图。 根据给出的x序列， 由状态迁移关系可得出相应的次 态和输出。 如现态为 00， 当x=1 时， 其次态为 01， 输出 为0； 然后将该节拍的次态作为下一节拍的现态， 根据输 入x和状态迁移关系得出相应的次态和输出， 即 01 作为第 二节拍的现态。 当x=0 时， 次态为 11， 输出为 0， 如此 作出给定x序列的全部状态迁移关系， 如下所示， 其箭头 表明将该节拍的次态作为下一节拍的现态。
D1 = Q3n ； D2 = Q1n ； D3 = Q2n
其次态方程为
Q1n+1 = Q3n ; Q2n+1 = Q1n ; Q3n+1 = Q2n
第六章 时序逻辑电路
由此得出如表 6－2 所示的状态真值表和如图 6－5所示 的状态图。 由状态迁移图可看出该电路为六进制计数器， 又称为六分频电路， 且无自启动能力。
得其状态真值表如表 6 - 4所示。 根据状态真值表可画出状态迁移图如图 6 - 11 所 示， 由此可看出该电路是异步五进制递增计数器， 且 具有自启动能力。
数字电路数字电子技术第6章
将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进 制同步可逆计数器，各触发器的驱动方程为：
J0 K0 1
J1 K1 XQ0 X Q0
J 2 K2 XQ0Q1 X Q0 Q1
J3 K3 XQ0Q1Q2 X Q0 Q1 Q2
数字电子技术基础
Q3 Q2
6.3 计数器
FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1
Q1
Q0 1
FF3 Q 1J & C1
FF2 Q 1J & C1 1K & R Q
FF1
1J Q ∧
FF0
1J C1 1K R CP 计数脉冲 CR 清零脉冲 ∧ 下一页
∧
C1
1K & R
1K R
数字电子技术基础
n Q1n 1 Q0 Q1n
X=1时的状态图
Q 1Q 0 00 /1 10 /0 /0 01
n 输出方程简化为： Z Q1n Q0
n Z ( X Q1n ) Q0 作出X=1的状态表：
现
态
次
态
输 出 Z
Q1 n Q0 n
Q1 n+1 Q0 n+1
完整的状态图
0/0
00 1/1 0/1 10
工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次；
每当Q0由1变0，FF1向相反的状态翻转一次；
每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。
数字电子技术基础
上一页
下一页
回目录
退出
J0 K0 1
J1 K1 XQ0 X Q0
J 2 K2 XQ0Q1 X Q0 Q1
J3 K3 XQ0Q1Q2 X Q0 Q1 Q2
数字电子技术基础
Q3 Q2
6.3 计数器
FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1
Q1
Q0 1
FF3 Q 1J & C1
FF2 Q 1J & C1 1K & R Q
FF1
1J Q ∧
FF0
1J C1 1K R CP 计数脉冲 CR 清零脉冲 ∧ 下一页
∧
C1
1K & R
1K R
数字电子技术基础
n Q1n 1 Q0 Q1n
X=1时的状态图
Q 1Q 0 00 /1 10 /0 /0 01
n 输出方程简化为： Z Q1n Q0
n Z ( X Q1n ) Q0 作出X=1的状态表：
现
态
次
态
输 出 Z
Q1 n Q0 n
Q1 n+1 Q0 n+1
完整的状态图
0/0
00 1/1 0/1 10
工作原理： 4个JK触发器都接成T’触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次；
每当Q0由1变0，FF1向相反的状态翻转一次；
每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。
数字电子技术基础
上一页
下一页
回目录
退出
数电课件第6章
此后可从 Q0 ～ Qn-1 端获得并行的 n 位二进制数码， 再用n个CLK脉冲又可实现串行输出操作。 （ 3 ）若串行输入端状态为 0 ，则 n 个 CLK 脉冲后， 寄存器便被清零。
举例: 题6.10、6.27
双向移位寄存器
S1S0用来选择工作状态
三种输入方式： 并行输入：D0D1D2D3 右移串行输入: DIR 左移串行输入: DIL 输出方式： 并行输出：Q0Q1Q2Q3
加 /减 选择
CPI S LD U D
使能端
工作状态 保持
S U/D
X
1
1
X
X
X
0
0
1
X
0
预置数(பைடு நூலகம்步)
加计数
0
1
1
减计数
进/借位
74LS191具有异步置数功能.
b.双时钟加/减计数器74LS193
C B LD
B C LD
74LS193具有异步清零和异步置数功能.
2、同步十进制计数器
同步十进制加法计数器: 在同步二进制加法计
③根据状态方 程和输出方程 计算、列状态 转换表
输入 现
A 0 0 0 0 1 0 0 1 1 0
态 0 1 0 1 0
次 态
* Q2
输出 1 0 1 0 1 0 1 0 Y 0 0 0 1 1 0 0 0
Q2 Q1
0 1 1 0 1 1 0 0
Q1*
* Q1 Q1 状态方程： * Q2 A Q1 Q2
X
X X
1 1 1
74161具有异步清零和同步置数功能.
74163具有同步清零和同步置数功能.
题6.12
②同步二进制减法计数器 原理：根据二进制减法运算规 则可知：在多位二进制数末 位减1时，先判断，若第i位 以下皆为0时，则第i位应翻 转。 • 由此得出规律，若用T触 发器构成计数器，则第i位 触发器输入端Ti的逻辑式应 为：
举例: 题6.10、6.27
双向移位寄存器
S1S0用来选择工作状态
三种输入方式： 并行输入：D0D1D2D3 右移串行输入: DIR 左移串行输入: DIL 输出方式： 并行输出：Q0Q1Q2Q3
加 /减 选择
CPI S LD U D
使能端
工作状态 保持
S U/D
X
1
1
X
X
X
0
0
1
X
0
预置数(பைடு நூலகம்步)
加计数
0
1
1
减计数
进/借位
74LS191具有异步置数功能.
b.双时钟加/减计数器74LS193
C B LD
B C LD
74LS193具有异步清零和异步置数功能.
2、同步十进制计数器
同步十进制加法计数器: 在同步二进制加法计
③根据状态方 程和输出方程 计算、列状态 转换表
输入 现
A 0 0 0 0 1 0 0 1 1 0
态 0 1 0 1 0
次 态
* Q2
输出 1 0 1 0 1 0 1 0 Y 0 0 0 1 1 0 0 0
Q2 Q1
0 1 1 0 1 1 0 0
Q1*
* Q1 Q1 状态方程： * Q2 A Q1 Q2
X
X X
1 1 1
74161具有异步清零和同步置数功能.
74163具有同步清零和同步置数功能.
题6.12
②同步二进制减法计数器 原理：根据二进制减法运算规 则可知：在多位二进制数末 位减1时，先判断，若第i位 以下皆为0时，则第i位应翻 转。 • 由此得出规律，若用T触 发器构成计数器，则第i位 触发器输入端Ti的逻辑式应 为：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例3: 同步预置法设计 M=24 计数器。
（24）10=（11000）2 初态为：0000 0001 需两片 终态：00011000
0
1 0 0 0 0 1
0 1 0 0 0
3. CT74161/ CT74163功能扩展
连接成任意模M 的计数器
(1) 同步预置法
(2) 反馈清零法 (3) 多次预置法
N 0 1 2 3 4 5 6 7 8 9 态序表 QDQCQBQA 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0
（1）接成M<16的计数器 方法二:采用
QCB=0
1 0 0 1
1 0 0 1
Q A QB Q C QD 0 保 保 计 0 0 持 持 数 0
↑
Ф Ф ↑
1
1 1 1
0
1 1 1
Ф
0 Ф 1
Ф
Ф 0 1
AB C D
ФФФФ ФФФФ ФФФФ
A B
C D
1. 四位二进制同步计数器CT74161
(2) 功能
1)异步清除：当R=0，输出“0000”状态，与CP无关。
2)同步预置：当R=1，LD=0，在CP上升沿时，输出 端反映输入数据的状态。 3)保持：当R=LD=1时，各触发器均处于保持状态。 4)计数：当LD = R = P= T = 1时，按二进制自然码 计数。 若初态为0000,15个CP后，输出为
例 1：采用CT74290 设计M=6计数器。
方法一：利用R端
M=6 态序表 N QA Q B Q C Q D 0 1 2 3 4 5 6 0 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 0 0
00 01 01 00
例 2：采用CT74290 设计M=7计数器。
0 0 0 0
（2）反馈清零法
例3: 设计一M=13 计数器。
0
采用CT74163
N 0 1 2 3 4 5 6 7 8 9 10 11 12 态序表 QD Q C Q B Q A 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0
（一）移位寄存器
假设4是低位寄存器，1是 高位寄存器。
Q 4n 1 D Q3n 1 Q4n 由D触发器的特性方程可知： Q 2n 1 Q3n Q1n 1 Q2n 在CP脉冲的作用下，低
1 . 逻辑符号
(1) 触发器A：模2 CPA入QA出 (2) 触发器B、C、D：模5异步
计数器。
CPB 入QD QB出
CPA、CPB: 时钟输入端 R01、R02: 直接清零端 Sg1、Sg2 : 置9端
QD QA:高位低位
（三）异步计数器CT74290
2. 功能 (1)置9：当Sg1= Sg2= 1 时， 输出 1001 状态。
四个主从J-K触发器构成
D A:高位低位 CP: 时钟输入，上升沿有效。 R: 异步清零，低电平有效。 QD QA:高位低位
LD: 同步预置，低电平有效。
P、T：使能端，多片级联。
CT74161功能表
输 CP Ф R 0 LD Ф Ф 入 P(S1) T(S2) A B C D Ф ФФФФ 输 出
异步清除,高电平有效。
QCB CP D Q A Q B Q C Q D
(二）四位二进制可逆计数器CT74193
2. CT74193功能扩展
—— 连接成任意模M 的计数器
(1) 接成M<16的计数器
(2) 接成M>16的计数器
（1）接成M<16的计数器 方法一:采用
例：用CT74193设计M=9 计数器。 异步预置、
态序表 计数 输 出 N QD QC QB QA 0 1 2 3 4 5 6 7 8 9 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1
0
0 1 1 0
0 1 1 0
QCC=1
(1) 同步预置法 例2:设计一个M=10的计数器。 方法二:采用前十种状态
(二）四位二进制可逆计数器CT74193
2. CT74193功能扩展
—— 连接成任意模M 的计数器
(1) 接成M<16的计数器
(2) 接成M>16的计数器
（2）接成M>16的计数器
例:用CT74193设计M=147 计数器。
方法一:采用 异步清零、 加法计数。
M = (147)10
0 1 0 1 0 0 1 0 0 0 0 0 1 0
“1111”，进位QCC = TQAQBQCQD =1。第16个
CP作用后，输出恢复到0000状态，QCC = 0。
2. 四位二进制同步计数器CT74163
CT74163功能表
输 CP R LD 入 P(S1) T(S2) A B C D
CT74161功能表
输 出
QA QB QC QD
Ф ↑
↑ Ф Ф ↑
二、中规模计数器
（一）四位二进制同步计数器
（二）四位二进制可逆计数器 （三）中规模异步计数器
（一）四位二进制同步计数器
1. 四位二进制同步计数器CT4163
3. CT74161/ CT74163功能扩展
1. 四位二进制同步计数器CT74161
(1) 逻辑符号
加法计数
N 0 1 2 3 4 5 6 7 8 9
态序表 QD Q C Q B Q A 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1
QCC=0
0 1 1 0
0 1 1 0
异步预置、 例1：用CT74193设计M=9 计数器。 减法计数
第六章 常用时序模块及其应用
第一节 计数器 第二节 寄存器
第三节 序列码发生器
第四节 数字电子钟 小结
第一节
计数器
一、计数器的分类 用来计算输入脉冲数目
按进位方式，分为同步和异步计数器。
按进位制，分为模二、模十和任意模计数器。
按逻辑功能，分为加法、减法和可逆计数器。
按集成度，分为小规模与中规模集成计数器。
（2）反馈清零法 例1: 分析图示电路的功能。
0 1 1
采用CT74161
N 态序表 QD Q C Q B Q A
0 0 0 0
0 1 2 3 4 5 6 7 8 9 10 11 12
0 0 0 0 0 0 0 0 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1
0 0 1 1 0 0 1 1 0 0 1 1 0
0
1 1 1 1
Ф
0 1 1 1
Ф
Ф 0 Ф 1
Ф
Ф Ф 0 1
ФФФФ
AB C D ФФФФ ФФФФ ФФФФ
0
0
保 保 计
0
C 持 持 数
0
D
A B
2. 四位二进制同步计数器CT74163
特点：
(1)外引线排列和CT74161相同。 (2)置数，计数，保持等功能与CT74161相同。 (3)清零功能与CT74161不同。 CT74163采用同步清零方式：当R=0时， 且当CP的上升沿来到时,输出QDQCQBQA 才全被
0 0 1 1 0
M=10 计数器
二、中规模计数器
（一）四位二进制同步计数器 （二）四位二进制可逆计数器 （三）中规模异步计数器
（二）四位二进制可逆计数器CT74193
CT74193功能表
输 入 输 出 CPU CPD R LD A B C D QA QB QC QD
φ
φ
φ
φ
1 φ
0 0
φ φ φ φ
0
态序表 计数 输 出 N QD QC QB QA 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
0 0 0 0
1 0 0 0 0 0 1 0
仿 真
M=10 态序表 N QAQDQC QB
0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0
例 4：用CT74290 设计M=88计数器。
方法三：采用两片CT74290级联
（三）异步计数器CT74290
输 CP Φ 入 输 出 R0（1）R0（2）Sg（1）Sg（2） QA QB QC QD 1 1 Φ Φ 0 0 Φ 1 1 Φ 0 Φ Φ 0 0 Φ 1 Φ 0 Φ 0 Φ 0 1 0 Φ 0 Φ 0 0 1 计 0 0 0 0 0 0 数 0 0 1
↓
（三）异步计数器CT74290
(2)异步清零：当R01在外部将Qg1、 Sg2有低电平 =R02=1，S A和CPB 连接构成8421BCD码计 时， 则输出“0000”状态，与CP无关。 数。 CPA入QD QA出 (3)计数：当R01、R02及Sg1、Sg2有低电平时，且
当有CP下降沿时，即可以实现计数。 在外部将QD和CPA 连接构成5421BCD码计 数。 CPB入QAQD QC QB出。