数电第六章习题课
数电课后题答案（哈工大版）课后习题答案
第6章 逻辑代数基础6.2 授课的几点建议6.2.1 基本逻辑关系的描述基本逻辑关系有“与”、“或”、“非”三种，在本教材中采用文字叙述和常开触点、常闭触点的串、并联等形式来加以描述。
还有一种描述逻辑关系的图，称为文氏图（V enn diagram ）。
图6.1(a)圆圈内是A ，圆圈外是A ；图6.1(b)圆圈A 与圆圈B 相交的部分是A 、B 的与逻辑，即AB ；图6.1(c)圆圈A 与圆圈B 所有的部分是A 、B 的或逻辑，即A +B 。
与逻辑AB 也称为A 与B 的交集（intersection ）；或逻辑A +B 也称为A 和B 的并集（union ）。
(a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 图6.1 文氏图6.2.2 正逻辑和负逻辑的关系正逻辑是将双值逻辑的高电平H 定义为“1”，代表有信号；低电平L 定义为“0”，代表无信号。
负逻辑是将双值逻辑的高电平H 定义为“0”，代表无信号；低电平L 定义为“1”，代表有信号。
正逻辑和负逻辑对信号有无的定义正好相反，就好象“左”、“右”的规定一样，设正逻辑符合现在习惯的规定，而负逻辑正好反过来，把现在是“左”，定义为“右”，把现在是“右”，定义为“左”。
关于正、负逻辑的真值表，以两个变量为例，见表6.1。
表6.1由表6.1可以看出，对正逻辑的约定，表中相当是与逻辑；对负逻辑约定，则相当是或逻辑。
所以正逻辑的“与”相当负逻辑的“或”；正逻辑的“或”相当负逻辑的“与”。
正与和负或只是形式上的不同，不改变问题的实质。
6.2.3 形式定理本书介绍了17个形式定理，分成五类。
需要说明的是，许多书上对这些形式定理有各自的名称，可能是翻译上的缘故，有一些不太贴切，为此，将形式定理分成5种形式表述，更便于记忆。
所以称为形式定理，是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的。
形式定理主要用于逻辑式的化简，或者在形式上对逻辑式进行变换，它有以下五种类型：1．变量与常量之间的关系；2．变量自身之间的关系；3．与或型的逻辑关系；4．或与型的逻辑关系；5．求反的逻辑关系——摩根（Morgan ）定理。
数字电子技术基础课-阎石_第五版第五、六章期末复习题
第五章-第六章习题习题一1、由与非门组成的基本SR锁存器，输入端分别为S、R为使锁存器处于“置1”状态，其S、R端应为。
（A）SR=00 （B）SR=01 （C）SR=10 （D）SR=112、有一个T触发器，在T=1 时，加上时钟脉冲，则触发器。
（A）保持原态（B）置0 （C）置1 （D）翻转3、假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。
（A）J=×，K=0 （B）J=0，K=×（C）J=1，K=×（D）J=K=1 4、电路如图5.1所示。
实现Q n +1 = Q n的电路是。
（A）（B）（C）（D）图5.15、米里型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关6、穆尔型时序逻辑电路的输出是。
（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关7、用n个触发器组成计数器，其最大计数模为。
（A）n （B）2n （C）n2（D）2n8、四位移位寄存器，现态为1100，经左移一位后其次态为。
（A）0011 或1011 （B）1000或1001 （C）1011 或1110 （D）0011 或11119、下列电路中，不属于时序逻辑电路的是。
（A）计数器（B）全加器（C）寄存器（D）分频器10、一个5 位的二进制加计数器，由00000 状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011 （B）01100 （C）01010 （D）00111 11、图5.2所示为某时序电路的时序图，由此可知该时序电路具有的功能。
（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器图5.2习题二5-1填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态。
《数字电子技术(第二版)》课后习题参考答案
《数字电子技术（第二版）》课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．1 232．1 273．1 2154．1 2315．B O D H二、计算题1．2．54，85，4273．0101，1100，1 1000，11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H，0AE63H7．0001 0110B，0010 1010B，1111 1100 0000B任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101 （2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、问答题1．（1）答：左移，移动3位，应作乘以8运算。
（2）答：左移，移动4位，应作乘以16运算。
（3）答：右移，移动7位，应作除以128运算。
（4）答：右移，移动3位，应作除以8运算。
2．答：4位二进制无符号数的最大值是15。
3．答：8位二进制无符号数、有符号数的最大值分别是255和+127。
4．答：16位二进制有符号数的最大值是+32 767。
任务三学习二进制代码一、填空题1．二进制数2．43．8，4，2，1二、判断题1．×2．× 3．√ 4．× 5．× 6．×三、计算题1．36，55，892．［0011 0010］8421，［0101 0010 0111］8421，［0001 0011 0110 1001］8421任务四认识基本逻辑关系并测试逻辑门一、填空题1．与或非2．13．04．1 05．Y=AB6．Y=A+B7．Y=A8．Y=AB9．Y=A+B10．Y=A B=AB+AB二、选择题1．D 2．A 3．B，C 4．A，D三、判断题1．× 2．× 3．× 4．√四、问答题1．答：Y1=ABCD2．答：Y2=A+B+C+D五绘图题1．2．3．4．任务五测试TTL集成门电路1．答：TTL集成门电路电源电压范围为4.75～5.25V之间，额定电压为5V。
数电课后习题及答案
第1章 数字电路基础知识1 电子电路主要分为两类：一类是电子电路主要分为两类：一类是 模拟电路 ，另一类是，另一类是 数字电路 。
2 模拟电路处理的是模拟电路处理的是 模拟信号 ，而数字电路处理的是，而数字电路处理的是 数字信号 。
3 晶体管（即半导体三极管）的工作状态有三种：晶体管（即半导体三极管）的工作状态有三种：截止截止、 放大和 饱和。
在模拟电路中，晶体管主要工作在体管主要工作在 放大状态 。
4 在数字电路中，晶体管工作在在数字电路中，晶体管工作在 截止与 饱和状态，也称为状态，也称为 “开关”状态。
状态。
5 模拟信号是一种模拟信号是一种大小随时间连续变化大小随时间连续变化的电压或电流，数字信号是一种的电压或电流，数字信号是一种突变突变的电压和电流。
6 模拟信号的电压或电流的大小是模拟信号的电压或电流的大小是随时间连续缓慢变化的随时间连续缓慢变化的，而数字信号的特点是“保持”（一段时间内维持低电压或高电压）和“段时间内维持低电压或高电压）和“突变突变”（低电压与高电压的转换瞬间完成）。
7 在数字电路中常将0~1v 范围的电压称为范围的电压称为低电平低电平，用，用““0”来表示；将3~5v 范围的电压称为高电平，用，用““1”来表示。
来表示。
介绍了数字电路的发展状况和数字电路的一些应用领域，并将数字电路和模拟电路进行了比较，让读者了解两者的区别，以利于后面数字电路的学习。
以利于后面数字电路的学习。
第2章 门电路1 基本门电路有基本门电路有与门与门、或门、非门三种。
三种。
2 与门电路的特点是：只有输入端都为只有输入端都为 高电平 时，输出端才会输出高电平；只要有一个输入端为“0”，输出端就会输出输出端就会输出 低电平 。
与门的逻辑表达式是与门的逻辑表达式是 Y A B =· 。
3 或门电路的特点是：只要有一个输入端为只要有一个输入端为 高电平 ，输出端就会输出高电平。
只有输入端都为 低电平 时，输出端才会输出低电平。
第6章 时序逻辑电路-习题答案
第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。
题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。
答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。
题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。
答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。
题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。
《数字电路与系统设计》第6章习题答案
解：1）分析电路结构：略
2）求触发器激励函数：略
3)状态转移表：略
4)逻辑功能：实现串行二进制加法运算。X1X2为被加数和加数，Qn为低位来的进位，Qn+1表示向高位的进位。且电路每来一个CP，实现一次加法运算，即状态转换一次。
例如X1=110110，X2=110100，
则运算如下表所示：LSBMSB
RD
6.24试写出图6.24中各电路的状态编码表及模长。
解：（1）异步清0，8421BCD码（2）异步置9 5421BCD码
Q3Q2Q1Q0
Q0Q3Q2Q1
0000
0001
0010
0011
0100
M=5
0000
0001
0010
0011
0100
1000
1001
1100
M=8
6.25试用7490设计用8421BCD编码的模7计数器。（1）用R01、R02作反馈端；（2）用S91、S92作反馈端。
10000
11000
11100
11110
11111
01111
00111
00011
00001
0
0
0
0
0
1
。
6.39试写出图6.39的74194输出端的编码表及数据选择器输出端F处的序列信号。
解：F处的序列为：0100001011。
6.40写出图6.40中74161输出端的状态编码表及74151输出端产生的序列信号。
解：题6.7的状态转移表
X
Q4n
Q3n
Q2n
Q1n
Q4n+1
Q3n+1
数字逻辑电路与系统设计第6章习题及解答.docx
第6章题解：6.1试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余 3BCD 码计数器。
题6・1解：余3BCD 码计数器计数规则为：0011->0100->—1100-0011-*-,由于釆用 异步清零和置数，故计数器应在1101时产生清零和置数信号，所设计的电路如图题解6.1 所示。
题6.2试用中规模集成异步十进制计数器74290实现模48计数器。
题6.2解:图题解6. 16.3试用D触发器和门电路设计一个同步4位格雷码计数器。
题6.3解：根据格雷码计数规则，\Q1Q OQsQ>\00011110000000011000111111100111\QlQoQ.3Q>\00011110000001011111111110100000X^iQoQ3Q>\00011110000111010001110111100001\QlQoQ.3Q>\00011110001100010011111100100011 Qi Qo计数器的状态方程和驱动方程为：er1=D.=+型Q”+Q；莎er1=D2=+Q©+N Q；N QT = D L+ Q；Q；Q；； +Qj = D o = Q^Q；1+按方程画出电路图即可，图略。
6.5试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题6・5解：可采取同步清零法实现。
电路如图题解6.5所示。
题6.6解:题6.4解：反馈值为1010c卜一进制计数器CLKCLR LD ENT ENP>c a[―<>40) a D DTC=\5图题解6. 5RCO74163当M=1时:六进制计数器八进制计数器6.7试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变 量M=0时，电路为8421 BCD 码十进制计数器，M=1时电路为5421 BCD 码十进制计数器, 5421BCD 码计数器状态图如下图P6.7所示。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析：电路由四级下降沿触发（脉冲管脚C1前的小 圆圈表示下降沿触发）的JK触发器组成同步时序电 路。电路无输入，输出为 F。驱动管脚没有任何连 接表示输入为1。分析方法同上例。 首先依次得到驱动方程、状态转移方程和输出 方程。 然后设初态为0000，依次代入方程求得其次态 及输出，得到状态转移图。
• 课本上的图有错误
片I的计数状态为 1001→1010→1011→1100→110l→1110→1111， 为模7计数器； 片Ⅱ的计数状态为1101→1110，为模2计数器。 片I每来一个外部CP都计数，其状态循环一个周 期，CO出现一次正脉冲。当片I的CO为1时，为片Ⅱ 产生触发脉冲，片Ⅱ计数。所以该电 路的计数模值 为7×2=14，即每来14个外部CP，状态循环一个周 期。其状态转移如下页表所示。
五、下图中的触发器的初态均为0，试画出对 应A、B的X、Y的波形。
X = A• B ↑
• X、Y的波形如下图所 示
Y = B• A↑
六、用D触发器设计一个同步模4计数器,要求 时序为:0→1→2→3→0→…。 解：步骤要完整：状态转移表、驱动方程、 状态转移方程、电路图。
Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 CP
本 章 小 结
1.时序逻辑电路的特点： 1.时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入 时序逻辑电路的特点 信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 描述时序逻辑电路逻辑功能的方法有状态转换真值表、 2．描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转 换图和时序图等。 换图和时序图等。 时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、 3．时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、 驱动方程、输出方程→状态方程→状态转换真值表→ 驱动方程、输出方程→状态方程→状态转换真值表→状态转换图和 时序图→逻辑功能。 时序图→逻辑功能。 时序逻辑电路的设计步骤一般为：设计要求→最简状态表→ 4．时序逻辑电路的设计步骤一般为：设计要求→最简状态表→编 码表→次态卡诺图→驱动方程、输出方程→逻辑图。 码表→次态卡诺图→驱动方程、输出方程→逻辑图。 计数器是一种简单而又最常用的时序逻辑器件。 5．计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能 用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。 用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。 任意) 6．用已有的M进制集成计数器产品可以构成N(任意)进制的计数器 寄存器也是一种常用的时序逻辑器件。 7．寄存器也是一种常用的时序逻辑器件。寄存器分为数码寄存器 和移位寄存器两种。 和移位寄存器两种。
00 11
01 10
CP 位信号。
八、用同步四位二进制计数器74161构成初始状态 为0100的模12计数器。画出状态转换图和连线图。 74161的逻辑符号和功能表如下。
分析图示时序逻辑电路，列出状态表、状态 图、分析电路逻辑功能并指出该电路能否自 启动。
此移位寄存器构成了模9的计数(分频)器，具 备自启动功能。
11.设计模7同步计数器（触发器自选）。
解：需要3位触发器，7个状态设为000，001，010，011，100， 101，110。其状态转移表如下表所示。将 Q3 n+1 ,. Q2 n+1 , Q1 n+1填入卡诺图中。
26. 图示为两片cT5416l中规模集成电路组成的计教 器电路，试分析该计数器的模值是多少，列出其状 态转移表。
D0 Q0 Q0
=1
D1 Q1 Q1
七、分析下图所示同步时序逻辑电路。要求： （1）写出各级触发器的驱动方程； （2）写出各级触发器的状态方程； （3）列出状态转移表； （4）画出状态转移图和工作波形； （5）描述逻辑功能。
Q1n Q0n Q1n+1 Q0n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0
•
Q0
&
Q2 74LS194
Q1
Q3
S1
CR
CP
SR D 0 D1 D 2 D 3
S0
•
1
0
1
1
1
CR S 1 S 0 CP SL S R D 0
D1 D 2 D 3 Q0 Q1 Q2 Q3
× × × × × × × × × × × ×
× × × × × × × × × SR SL × ×× × × × ×
4、分析图示时序电路的逻辑功能．写出电路的驱动 方程，状态转移方程和输出方 程．画出状态转移图， 说明电路是否具有自启动特性。
分析：该电路由两个上升沿触发的D触发器组成同步时序电 路。（1）写出驱动方程；（2）写出状态转移方程；（3） 写出输出方程；（4）画出状态转移图。
6. 分析图示时序电路，写出驱动方程、状态转 移方程和输出方程，画出状态转移图及在时钟 CP作用下Q1、Q2、Q3、Q4和F的工作波形。
28.试分析所示计数器电路的分频比。
片I的有效状态为： 1001→1010→1011→1100→1101→1110 →1111，是模7计数器； 片Ⅱ 的有效状态为 0111→1000→1001→1010→1011→1100 →1101→1110→1111，是模9计数器。 两级之间异步连接(片I的CO作为片Ⅱ的CP， 所以该电路的计数模值(分频比)为： 7×9=63。
由图可知此电路为模8的减法计数器，有效序 列为8→7→6→5→4→3→2→1，偏离状态均 可自动回到主循环，此电路具有自启动特性。
画出主循环状态的波形如图所示
7．分析图示时序电路，画出状态转移图，并说明该 电路的逻辑功能。
分析：看电路：同步or异步？触发器类型？ 上升or下降沿触发？ 此电路为由四个上升沿触发的D触发器 组成的同步时序逻辑电路，可看出2～4号触 发器的状态均由低一级触发器的输出移位而 来，故为四位移位寄存器。 1号触发器的D端 为串行移位输入端，4个与非门组成了移位输 入信号，Q4作为输出F信号。 /SD为异步清零端。
× × × ×
SR
Q0 Q1 Q2
Q2 Q3 S R
Q1
× × × ×
有效状态
偏离状态