数字Costas环在FPGA中的实现
数字Costas环在FPGA中的实现
数字Costas环在FPGA中的实现摘要：Costas环是一种闭环自动调整系统,常用于抑制载波的相位调制系统中提取参考载波信号。
文中介绍了Costas环的基本原理, 提出了一种用CIC滤波器代替环路滤波器的方法,并根据该原理用matlab的simulink工具箱对costas环进行了建模和仿真,最后在Quartus Ⅱ+ ModelSim环境中用Verilog语言实现了该算法，并下载到软件无线电硬件电路中验证了该算法的正确性.仿真和实验结果表明,该Costas环路具有十分优良的性能。
关键词：Costas环；VCO压控振荡器；CIC滤波器中图分类号：文献标识码：文章编号：Implementation of Digital Costas Loop on FPGA PlatformFENG Xiao-yu，YAN Wen-fei，LIU Bi-gangAbstract：Costas loop is a closed self-adjusting system, usually used to extract reference carrier in suppressed carrier phasemodulated systems.In this paper, The basic principle is introduced,Presents a CIC filter to replace the loop filter ,and base on this principle,the Costas loop is modeled and simulated by the simulink toolbox of matlab,Finally, in Quartus Ⅱ+ ModelSim environment, using Verilog language to implement the algorithm, and downloaded to the software radio hardware circuits to validate the correctness of the algorithm.Simulation and experimental results show that high performance can be achieved using this kind of all-digita Costas loop.Key words：Costas loop；VCO；CIC filter引言在利用相干解调的数字通信系统中，载波同步是正确解调的前提，也是实际通信中的一项关键技术[1-2]，没有载波同步就不可能正确的恢复出数字信号。
基于FPGA的数字Costas锁相环路的设计
基于FPGA的数字Costas锁相环路的设计
刘殿敏;李科杰
【期刊名称】《小型微型计算机系统》
【年(卷),期】2005(026)005
【摘要】介绍了应用EDA技术设计嵌入式全数字Costas锁相环路的方法.建立了连续域环路线性模型,给出环路方程,并利用连续域和离散的变换关系,即Laplace变换和Z变换的关系,由连续域环路的线性相位模型推导出了离散域环路的线性相位模型,由此来讨论二阶Costas环路在离散域实现方法,讨论了离散域中环路滤波器的传递函数及实现,讨论了DCO的离散设计方法及实现,并采用从逻辑电路的顶层到底层以及模块化的设计思想,用VHDL编程语言,通过逻辑综合和仿真,可编程逻辑器件FPGA予以实现.
【总页数】4页(P877-880)
【作者】刘殿敏;李科杰
【作者单位】北京理工大学,机电工程学院,北京,100081;北京理工大学,机电工程学院,北京,100081
【正文语种】中文
【中图分类】TP303
【相关文献】
1.基于FPGA的数字Costas环的设计与实现 [J], 吴仁彪;汪万维;胡铁乔;钟伦珑
2.基于FPGA的全数字Costas环的设计与实现 [J], 林海都;高强
3.基于FPGA的全数字锁相环路的设计 [J], 单长虹;孟宪元
4.基于FPGA的全数字Costas锁相环的设计仿真 [J], 刘浩
5.一种基于FPGA的改进型数字Costas环的设计 [J], 张鹏;周旭广;路正高;杨志强因版权原因，仅展示原文概要，查看原文内容请购买。
costas环法bpsk信号解调的研究与实现
costas环法bpsk信号解调的研究与实现
Costas环是一种常用于解调二进制相移键控（BPSK）信号的数字环，它可以通过对输入信号进行频率差分来实现信号解调。
在环法BSPK信号解调中，Costas环被广泛应用，可以实现高效的信号解调和数据恢复。
以下是一些实现Costas环法BSPK信号解调的步骤：
1. 采样：将接收到的模拟信号采样成数字信号，通常使用模数转换器（ADC）进行采样。
2. 滤波：对数字信号进行滤波，以去除噪声和干扰。
3. BPSK解调：使用BSPK解调器对数字信号进行解调，通常采用限幅器和比较器等电路实现。
4. 频率差分：将解调后的BSPK信号进行频率差分，这可以通过运算放大器和相位锁定环等电路实现。
5. Costas环解调：将频率差分后的信号输入Costas环，通过环内反馈和控制，使环的输出频率与输入信号频率保持同步，实现信号解调。
6. 数据解码：将解调后的信号进行解码，还原出原始的二进制数据。
基于FPGA的Costas环设计
块 ，并对设计所需的参数进行 了细致 的推导，最后 ，结合一个实际工程给 出了仿真结果，仿真结 果证 明本 文设 计 的 Ｃ ｏ ｓ ｔ ａ ｓ 环 跟踪 速度 快 、频 率误 差 小 ，能够 满足 实际需 求 。
关键 词 ：载 波 同步 ；Ｃ ｏ ｓ ｔ ａ ｓ 环 ；环路 滤 波
中图分 类号 ：Ｔ Ｎ９ ６ ７ 文献 标识 码 ：Ａ 文 章 编号 ：１ ６ ７ ４ ． ７ ９ ７ ６ 一 （ ２ ０ １ ５ ） ０ ３ — ２ ９ ４ — ０ ４
Ｋｅ ｙ ｗｏ ｒ ｄｓ ：Ｃａ ｒ ｒ ｉ ｅ ｒ Ｓ ｙ ｎ ｃ ｈ ｒ ｏ ｎ ｉ ｚ ａ ｔ ｉ ｏ ｎ ； Ｃｏ ｓ ｔ ａ ｓ Ｌｏ ｏ ｐ； Ｌｏ ｏ ｐ Ｆ ｉ ｌ ｔ ｅ ｒ ｉ 实 现 频 率 与 相 位 同步 的提
基于FPGA的数字式GPS接收机载波环设计与实现
基于FPGA的数字式GPS接收机载波环设计与实现张博;张斌【摘要】同步系统工作的好坏，在很大程度上决定了通信系统的质量。
GPS接收机将天线接收到的卫星信号经射频前端处理后变成了数字中频信号，接收机对GPS卫星的信号处理过程，可依次分为捕获、跟踪、位同步和帧同步4个阶段。
针对GPS信号的BPSK调制和强度微弱等特点，模拟 GPS接收机基带数字信号处理过程，首先介绍了科斯塔斯（Costas）接收机的工作原理，分析研究了基于现场可编程门阵列（ field-programmable gate array ， FPGA）的软件无线电载波同步技术的实现方法，并采用Costas环实现了载波同步，性能测试验证了设计的正确性和可行性。
%The quality of communication systems can be largely determined by the synchronization technology used in the systemdesign .GPS receiver transforms a satellite signal received by an antenna into a digital medium-fre-quency signal by processing at the radiation frequency front end .The processing of the receiver for the signal of GPS satellite can be divided into four steps in order:capturing, tracking, bit synchronization and frame synchronization . Aiming at such characteristics as BPSK modulation and weak strength of GPS signal , this paper simulates the process of GPS receiver for processing digital signals of baseband .First, the working principle of Costas receiver is introduced , the realization method for FPGA-based software radio carrier synchronization technology is analyzed and researched .In addition , Costas loop is used to realize carrier synchronization .The performance testing demonstrated the accuracy and feasibility of design .【期刊名称】《应用科技》【年(卷),期】2015(000)002【总页数】5页(P29-32,38)【关键词】载波同步;伪随机码;Costas环;现场可编程门阵列【作者】张博;张斌【作者单位】空军工程大学信息与导航学院，陕西西安710077;空军工程大学信息与导航学院，陕西西安710077【正文语种】中文【中图分类】P228.42接收机对GPS卫星的信号处理过程，可以依次分为捕获、跟踪、位同步和帧同步4个阶段。
基于FPGA 的全数字锁相环的设计与实现
锁相技术题目名称：基于FPGA的全数字锁相环的设计与实现院系名称：电子信息学院班级：信息学号：学生姓名：指导教师：2011年5月基于FPGA 的全数字锁相环的设计与实现Abstract: A novel design and implementation approach to a high-order all DPLL has been proposed in this paper. In this DPLL a Proportion-Integral (PI) control algorithm based block was substituted for some conventional digital filter based ones. And it is characteristic of its simple structure, flexible control method, high phase tracking precision, excellent loop performance and easy system integration, etc. At first the system structure and principles of the high-order all DPLL are introduced, then relevant theoretic computation and computer simulation are implemented. At last its FPGA based prototype is developed by using EDA technology. It makes sure from the simulation and experiment results that the design method is correct.Key words: all digital phase-locked loop (all DPLL); proportion-integral (PI) control; EDA; computer aided simulation.1 引言锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。
一种改进的载波同步Costas环路设计及实现
微处理机M I CROPROCE SSORS一种改进的载波同步Costas环路设计及实现张安安,张长隆,韩方景,韩方剑(国防科学技术大学电子科学与工程学院,长沙410073)摘要:提出了一种基于Costas环(科思塔斯环)载波同步的改进环路,它具有可变环路增益和可变环路带宽。
与传统的Costas环相比,改进环路增加了频差估计、增益控制和环路锁定检测三个辅助电路。
该方法能较好地处理环路带宽、稳态相位误差与环路增益之间的关系,在FPGA上已成功实现。
关键词:Costas环;改进环路;载波同步;FPGA实现中图分类号:TN911.8文献标识码:A文章编号:1002-2279(2007)03-0108-03I m prove ment on Carri e r Synchroni z er Loop Based on Cost as Loopand It s I m pl e mentati o nZ HANG A n-an,ZHANG Chang-l o ng,HAN Fang-ji n g,HAN Fang-jan (Co llege of E lectronic Science and Eng i neering,N ational Un i v.of D efense T echno logy,Chang sha410073,China) Abst ract:I n th is paper,a ne w carrier synchron izer l o op w ith variable loop ga i n and l o op bandw i d th has been discussed.Co m pared w ith the traditional l o op,three accessional c ircuits are e mp l o yed: frequency o ffset esti m ate circui,t ga i n contro l c ircu it and l o op status detector circui.t The relationsh i p a m ong loop bandw i d th,steady-state jitter and l o op gai n can be w ell-handed.The ne w loop has been i m ple m entedon FPGA.K ey w ords:C ostas loop;I m prove m en;t C arrier Synchronizer;FPGA I mp le m entati o n1引言对数字调制信号进行相干接收时,要求接收机的本地载波与发射机的载波保持同步。
基于FPGA的全数字Costas锁相环的设计仿真
2017年第1期 信息通信2017(总第 169 期）I N F O R M A T I O N&C O M M U N I C A T I O N S(Sum.No 169)基于FPGA的全数字Costas锁相环的设计仿真刘浩(长春理工大学电子信息工程学院，吉林长春130022)摘要:文章主要是对XUinx公司FPGA开发工具System Generator进行了介绍，并且对全数字Costas锁相环的设计进行 了相应的设计。
在介绍的过程中，首先对Costas环的工作原理进行了阐述，利用离散域变换对CORDIC算法对DDS进 行设计和实现，同时，对Costas数字环路滤波器进行设计，最后利用FPGA实现了设计，并且将其进行了全面分析。
关键词:Costas锁相环;FPGA;CORDIC;DDS中图分类号:TN943 文献标识码:A文章编号:1673-1131(2017)01-0080-02Costas锁相环凭借其优异的载波跟踪性能，大量用在数字 通讯、无线电子和电力自动化等多个领域，且发挥了较好的效 益。
因此，基于SOC的全数字Costas锁相环随之出现。
笔者 首先从基本原理对全数字Costas锁相环的设计进行论述。
继 而借助分析CORDIC算法达到关键模块DDS和环路滤波器 LF，并用Xilinx的FPGA工具进行电路设计，最后对全数字 Costas锁相环的性能进行分析测试。
1论述Costas环的工作原理传统模拟Costas锁相环一般主要是由VCO、LPF、P D以及L F组成。
全数字Costas环以数字的形式做到以上模块，尤 其是用NCO或是DDS实现VCO功能。
全数字Costas环的 原理见下图1所示。
图1全数字Costas环原理图每当环路失锁的时候，数字鉴相器会对输入与输出信号二者间的相位差异进行比较，同时出现数字环路滤波器计数 方向的控制信号。
该滤波器按照计数方向的控制信号对计数 值予以调整，同时控制信号为高予以减计数，当计数值为0的 时候,对借位脉冲信号进行输出；为低进行加计数，当计数值 为预设值的时候，对进位脉冲信号进行输出;数控振荡器会按 照进位脉冲以及借位脉冲的信号在电路输出信号的时候对脉 冲进行增加与扣除，从而调整所输出信号的频率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字Costas环在FPGA中的实现摘要：Costas环是一种闭环自动调整系统,常用于抑制载波的相位调制系统中提取参考载波信号。
文中介绍了Costas环的基本原理, 提出了一种用CIC滤波器代替环路滤波器的方法,并根据该原理用matlab的simulink工具箱对costas环进行了建模和仿真,最后在Quartus Ⅱ+ ModelSim环境中用Verilog语言实现了该算法，并下载到软件无线电硬件电路中验证了该算法的正确性.仿真和实验结果表明,该Costas环路具有十分优良的性能。
关键词：Costas环；VCO压控振荡器；CIC滤波器中图分类号：文献标识码：文章编号：Implementation of Digital Costas Loop on FPGA PlatformFENG Xiao-yu，YAN Wen-fei，LIU Bi-gangAbstract：Costas loop is a closed self-adjusting system, usually used to extract reference carrier in suppressed carrier phasemodulated systems.In this paper, The basic principle is introduced,Presents a CIC filter to replace the loop filter ,and base on this principle,the Costas loop is modeled and simulated by the simulink toolbox of matlab,Finally, in Quartus Ⅱ+ ModelSim environment, using Verilog language to implement the algorithm, and downloaded to the software radio hardware circuits to validate the correctness of the algorithm.Simulation and experimental results show that high performance can be achieved using this kind of all-digita Costas loop.Key words：Costas loop；VCO；CIC filter引言在利用相干解调的数字通信系统中，载波同步是正确解调的前提，也是实际通信中的一项关键技术[1-2]，没有载波同步就不可能正确的恢复出数字信号。
常用的载波同步方法有平方环和Costas环等，由于Costas 环有跟踪低信噪比的抑制载波信号的特性而在实际系统中得到广泛的应用，目前国内外对costas环尤其是改进后的costas环进行了一系列的研究，尚耀波等建立了costas环的Z域模型，通过软件编程实现，称之为软件costas环[3]；李波等根据costas环的结构，在FPGA芯片中完成了硬件实现[4]。
然而，这些研究大部分都是基于传统的costas环结构，同时也没有考虑到程序在实际应用中的资源占用情况。
本文在仔细分析Costas 环的构成原理后，根据实际硬件的片上资源调整了滤波器的结构，提出一种用CIC滤波器来取代传统的环路滤波器。
最后，本文结合项目的应用，首先在simulink平台上实现了该算法，然后移植到Verilog上，用实际的FPGA芯片对此算法进行了验证。
1 Costas环原理1.1传统Costas环的结构科斯塔斯环又称同相正交环Costas环，Costas环由Costas1956年提出，其环路工作频率为载波频率，远远低于平方环的工作频率，实现成本较低。
其原理框图如图1（a）：(a) Costas环原理框图(b) 改进后Costas环原理框图图1 改进前后Costas 环原理框图在Costas 环环路中，误差信号V 7是通过两路低通滤波输出相乘得到。
压控振荡器(VCO)输出信号直接供给一路相乘器，供给另一路的则是压控振荡器输出经90o 移相后的信号。
两路相乘后经过低通滤波和环路可以得到仅与载波相位偏差信号有关的信号V7.用此信号来控制VCO 就可以调整VCO 输出和载波信号保持一致的相位。
现在从理论上对Costas 环的工作过程加以说明。
设输入调制信号为()cos c m t t ω，则)]2cos()[cos (21)cos(cos )(v 3θωθθωω++=+=t t m t t t m c c c （1-1） )]2sin()[sin (21)sin(cos )(v 4θωθθωω++=+=t t m t t t m c c c （1-2） 经低通滤波器后的输出分别为： θcos )(21v 5t m = θsin )(21v 6t m = 将v 5和v 6在相乘器中相乘，得， θ2sin )(81v v v 2657t m == （1-3） （1-3）中θ是压控振荡器输出信号与输入信号载波之间的相位误差，当θ较小时， θ)(41v 27t m ≈ （1-4）（1-4）中的v 7大小与相位误差θ成正比，它就相当于一个鉴相器的输出。
用v 7去调整压控振荡器输出信号的相位，最后使稳定相位误差减小到很小的数值。
这样压控振荡器的输出就是所需提取的载波。
1.2本设计Costas 环的结构考虑到FPGA 资源的消耗的问题，本设计在实际过程中采用了CIC 加低通滤波器的结构，并且用CIC 滤波器代替了环路滤波器，改进后的结构图如图1（b ）所示，仿真结果表明，在提取载波效果相同的基础上，改进后的Coatas 环大大节省了资源。
2 Costas 环的Simulink 实现本Simulink 仿真在Matlab 6.5环境下通过。
仿真模型如图2所示。
调制模块采用Bernoulli Binary Generator 模块产生的32k 的nrz 码与Sine Wave 模块产生的128k 的载波相乘，然后与压控振荡器VCO 恢复的本地载波进行相乘，VCO 输出信号90度移相是通过希尔伯特变换[5]来完成的。
图2 Costas 环载波恢复和解调模型调制后的信号与VCO 恢复的相互正交的两路本地载波进行相乘后，分为IQ 两路，经过低通滤波器成为基带信号的解调输出，考虑到采样频率过高会造成FPGA 芯片资源消耗严重，所以此处低通滤波器用CIC 滤波器加低通滤波器的结构代替。
C ostas 环设计的重点是环路滤波和VCO 参数的调整。
(1)环路滤波本设计环路滤波部分用CIC 滤波取代。
CIC 滤波器可以对数据流进行降速处理，本设计IQ 两路采用抽取后滤波，降低4倍的采样速率（见图3中的Downsample 模块）。
图2中的CIC 内部结构图如图3所示，后面的FPGA 仿真也验证了此方法的优点和正确性。
图3 CIC 滤波器结构图(2)VCO本Costas 环调频信号用Voltage-Controlled Oscillator 产生，中心频率和输出信号幅度和载波信号保持一致，压控灵敏度λ根据实际情况计算调节。
2n mclk λ= （2-1） _f phase i λ=⨯ （2-2）本设计中f 为信号的中心频率，_phase i 为调整步进，mclk 取4.096M ，n 取22位，则6224.096100.97656252λ⨯== （2-3） 压控灵敏度λ取0.9765625。
（3）仿真结果图4为运行simulink 模型后的波形。
图4（a ）是图2中示波器scope 的波形，为低通滤波后的IQ 两路信号与VCO 输入电压。
图4（b ）是图2中示波器scope1的波形，为调制载波与恢复载波。
(a) 低通滤波后的IQ 两路信号与VCO 输入电压 (b) 调制载波与恢复载波图4 Costas 环simulink 仿真结果 由图4（a ）仿真波形可以看出， VCO 输入电压在过一段时间后波形稳定，低通滤波后的IQ 两路信号恒包络并且一路趋于为零，表示环路得到锁定。
图4（b ）仿真波形可以看出，环路恢复出的载波与调制载波频率相同，表示环路已经成功的恢复出了载波信号。
3 Costas 环的FPGA 实现本系统由Verilog 语言进行设计，硬件选择Cyclone Ⅱ系列的EP2C5Q208C8芯片，布局布线。
综合工具选择Quartus Ⅱ 8.1，波形仿真工具ModelSim SE 6.1f ，系统由正交分量相乘模块，CIC 滤波模块，低通滤波模块，误差相乘模块和DDS 模块组成[6]。
FPGA 实现后的顶层RTL 结构图如图5所示。
图5 FPGA实现后的顶层RTL结构图(1)DDS模块DDS模块调用Quartus自带的IP core NCO(数控振荡器)。
nco在波形仿真中要注意拷贝core中的dds_cos_c.hex，dds_cos_f.hex，dds_sin_c.hex，dds_sin_f.hex这4个文件到simulation\modelsim文件夹下，此4个文件用来产生正弦波，如果仿真过程中vco没波形，要注意检查此问题，并且在改变nco的设置时，同样要检查这4个文件是否同时更新。
(2)环路锁定的判定图6(a)为环路锁定后的波形，图6(b)为环路锁定后的波形放大图。
图中costas_out为环路恢复出的正弦波，dds_in为压控振荡器的输入电压，I_lpf为I路信号经过低通滤波器后信号，Q_lpf为Q路信号经过低通滤波器后信号。
(a) 环路锁定后的波形(b) 环路锁定后的波形放大图图6 Costas环modelsim仿真结果由图6可以看出，此环路已经很好的锁定。
4 结论a、BPSK信号是由32K的NRZ码调制到128K载波产生，costas程序能够在频差+200Hz内（频偏为0.15%）恢复载波。
b、用CIC滤波器来取代传统的环路滤波器，很大程度上节省了系统的资源。
c、本环路设计已在软件无线电实验箱中得到应用，在一片FPGA(EP2C5Q208C8)上编程实现，摆脱了传统的硬件电路设计，其算法可移植性强，符合未来通信设计的发展方向。
参考文献[1] 樊昌兴，张甫翊，徐炳祥，吴成柯．通信原理[M]．国防工业出版社，2001．[2] 曹志刚，钱亚生．现代通信原理．清华大学出版社[M]，1992．[3] 尚耀波，郭英．一种软件科斯塔斯环的模型建立与实现．空间电子技术，2009,4:35-38．[4] 李波，李玉柏等．在FPGA中用costas环实现载波同步和数字下变频．信息通信，2006,2:22-25．[5] 邵玉斌．Matlab/Simulink通信系统建模与仿真实例分析[M]．清华大学出版社，2008．[6] 田耘，徐文波，张延伟等．无线通信FPGA设计[M]．电子工业出版社，2008．。