第十课-ADSP处理器存储类接口设计
合集下载
第九课-ADSP处理器的最小系统,音视频接口设计
*
TSCLK0
DT0SEC
RSCLK0
DR0SEC DROPRI
DT0PRI
MISO
MOSI
TFS0
RFS0
SCK
硬件电路设计
PF4
PF2
1
R
0
K
1
R
0
K
1
R
0
K
3
R
3
12.288MHz
OSC
O
U
T *
PD/RESET
MCLK
COUT
CDATA
CCLK
CLATCH
DBCLK
DLRCLK
DSDATA3
具有最高12位的ADC，支持最高54MHz采样率，支持前端 NTSC/PAL/SECAM信号输入以及许多HD和SMPTE 视频标准，可输出数 字YCrCb 或RGB 像素流 ADV740x系列 各种高清电视、多格式扫描转 换器等
视频解码芯片说明
在选择视频编码芯片时，要考虑对何种数字视频信号进行编码，以及希 望输出何种制式的模拟视频信号。同时根据实际应用需要，选择满度编 码精度和速度要求的视频编码芯片。
SSM260x系列
最高支持96kHz采样率、24位A/D及D/A精度，具有一组立 体声可编程增益输入线
移动电话、MP3播放器、 掌上游戏机
AD188x系列
最高支持192kHz采样率、24位精度，兼容SoundMAX标准， PC机声卡 具有通用的数字I/O接口 最高支持192kHz采样率，兼容SoundMAX标准，具有 S/PDIF等接口 PC机声卡
Blackfin处理器
模拟音频信号
Codec
音频设备
音频处理系统框图
DSP与外部存储器和键盘接口电路设计
DSP与外部存储器和键盘接口电路设计随着现代电子设备的快速发展，数字信号处理（DSP）已成为许多应用中不可或缺的核心技术之一、而外部存储器和键盘接口电路则是与DSP 紧密相关的外设接口电路，它们扮演着信息输入输出的重要角色。
在本文中，我们将会探讨DSP与外部存储器和键盘接口电路的设计原理和方法。
首先，我们来了解一下DSP的基本概念。
DSP是一种特定用途的微处理器，专门用于数字信号的实时处理。
它使用数字信号来代替传统模拟信号，通过数字信号处理算法来执行各种信号处理任务，例如滤波、解调和压缩等。
DSP芯片中通常包含一个或多个处理核心，用于执行运算和控制输入输出接口。
因此，DSP必须通过接口电路与外部设备进行数据和控制信息的交互。
在DSP系统中，外部存储器是存储大量数据和程序的关键部分之一、它可以是闪存、SD卡、硬盘、固态盘等。
DSP通过外部存储器可以读取、存储和擦除数据，以及执行程序指令。
为了实现与外部存储器的通信，我们需要设计一个适配电路。
适配电路通常包括控制逻辑、数据总线和地址总线等组件。
控制逻辑负责调度读写操作，数据总线和地址总线则用于数据和地址的传输。
键盘接口电路是实现DSP与键盘之间数据交互的一种典型外设接口电路。
通过键盘接口电路，DSP可以从键盘读取用户的输入信息，并且根据用户输入进行相应的处理。
键盘接口电路通常包括解码器、显示控制器和电平转换器等部分。
解码器用于将按键输入转换为DSP可以识别的数据格式，显示控制器则负责将处理结果显示在屏幕上，而电平转换器则保证DSP与键盘之间的电平兼容性。
接下来，我们来讨论DSP与外部存储器和键盘接口电路的主要设计原则和方法。
首先，在DSP与外部存储器的接口电路设计中，我们需要考虑以下几个方面：1.数据传输的速度和带宽：在设计数据总线和地址总线时，我们需要确保传输速度足够快，以满足DSP对数据的要求。
同时，我们还需要根据存储器的数据位宽来选择总线的宽度，以确保数据传输的带宽足够大。
第四课-ADSP处理器PPI接口和DMA教材
数据传输宽度可以灵活设定，可设置为8位、10位～16位等8种数据宽 度。PPI的16位数据线中高12位与ADSP-BF533的PF4～ PF15(Program flag，可编程标志)复用，低4位是专用数据线PPI0～ PPI3。当数据带宽不足16位时，未被复用的管脚可以作其它用途使用， 这一点是相当灵活的。
时钟信号配置灵活。时钟作为输入信号，既可直接由外部时钟源提供， 也可以由DSP自身系统时钟分频输出后再作为输入时钟，最高频率为系 统时钟频率的一半。该时钟信号决定PPI传输的速度，这就增强了接口 速度的灵活性。其它DSP的并行数据接口也具有DMA通道，但是DMA
速度一般不可调节，如果有严格的速度和时序要求时，必须外部接上 FIFO等缓冲设备，对于低功耗和体积受限的掌上设备而言是很不利的。 由于PPI口具有独立的时钟和同步信号，该接口可以直接连接AD、DA、 视频编解码器以及其它通用外设，并保证时钟严格同步。
在DSP内部，一般多采用总线的哈佛结构，数据总线和程序总线相互独 立，即指令的存取和数据的存取并行不悖，为了发挥DSP核心运算单元 的高速运算能力，必须先把外部数据传输到片内存储器中。使用DMA 操作可以减少核心处理器的负担，提高运算速度。
单个帧同步输入模式框图
三帧同步模式 ：这种模式可以作为视频I/O，在该模式下，使用3个同步 引脚，PPI_FS1，PPI_FS2和PPI_FS3分别对应视频信号中的HSYNC， VSYNC和FIFLD。
三帧同步输入框图
帧捕获模式 ：在帧捕获模式下，由处理器输出HSYNC和VSYNC帧同 步信号，控制何时从图像源获取图像。
活动视频模式：在活动视频模式下，PPI不会读入在活动视频结束（EAV） 和活动视频启动（SAV）同步符号间的任何数据，也不读入消隐期间的 任何数据。该模式下，控制字节序列不存入存储器，直接被PPI过滤。
第10章 AD与DA转换器接口
10.2.1 A/D转换的工作过程 1.采样保持 采样是将随时间连续变化的模拟量转换为时间离散的模拟量。 采样过程如图10-9所示。
u I (t )
O
t
TG
u I (t )
S (t )
u O (t )
S (t )
O u O (t ) O
(a) 电路原理图 (b) 输出波形
t
Ts
t
u I , uO
uI
∞ A1 S CH 开关驱 动电路 采样－保持控制电路 O t0 t1 ∞ A2
t
uI
uO
uO
t2
t3
t4
t5
t
图10-10 采样保持电路
2. 量化与编码 将采样保持电路的输出电压，按某种近似方 式归化到与之相应的离散电平上。这一转化过 程称为数值量化，简称量化。量化过程常采用 两种近似量化方式：只舍不入量化方式和四舍 五入的量化方式。 10.2.2 并行比较型A/D转换器 三位并行比较型A/D转换器原理电路如图10-11 所示。
（3）内部结构 AD1674内部结构图如图10-19所示，AD1674是采用Bimos工 艺，主要由宽频带采样保持放大器SHA、10V基准电源、时钟 电路、逐次逼近寄存器SAR、高分辨率比较器COMP、D/A转 换器DAC、控制部件以及三态输出缓冲器等组成。
12 / 8 CS
A0 CE
控制逻辑
STS
6. 线性度（Linearity）
10.2.5 8位A/D转换器接口设计
1.8位A/D转换器ADC0809 （1）主要性能指标 ADC0809是CMOS数据采集器件，它不仅包括一个 8位的逐次逼近型的A/D部分，而且还提供一个8通道 的模拟多路开关和联合寻址逻辑。
DSP芯片外部存储器接口设计一例
的接口与其它普通接口一样，每次传输一个数据。 但如果内部数据与外部存储器位宽不一致 （ 即 %!
5）呢？这时应以内部数据为单位，将外部存储器
单元进行重组，保证数据与存储空间的一一对应。 下面分两种情况予以详细讨论： 以 %#!5> 为例（ H;I 当 % 大于 5 时： %#!5> 表 示内部数据为 #! 位， 即 %G#! ； 外部存储器位宽为 > 位， 即 5G>， 下同。） 如图 ! 所示， 我们可以将相邻的 = 个外部存储单元看作一个存储空间来存储一个 但由于每次只能对一个存储单元进行 #! 位的数据。 操作， 因此存取一个数据要分 = 次对 = 个存储器单 元依次进行操作。
!"#
状态寄存器 状态寄存器的作用是寄存每一路总线的工作
状态， 每一时刻只有一路总线有效。在一次传输的 开始，状态寄存器载入从 456 发来的总线控制信 号； 传输结束时， 用下 一 次 的 控 制 信 号 覆 盖 当 前 状 态， 没有传输任务时状态寄存器清零。 除状态寄存器外， 还有两个重要的控制信号： 一次数据传输的开始。 %7/ 8)2&’()*+(,-.)92:-)： 任何一路总线请求都会引发一次新的传输， 该信号 只在每次传输的第一个周期有效。 一次存储器访问的开始。 %!/ 8)20112**92:-) ： 每次传输开始或周期计数器更新都使该信号有效。 该信号只在每次访问的第一个周期有效。 这两个信号是一次完整操作的开始标志， 它们 与状态寄存器的信号进行组合， 再加上适当的延时 即可形成任何需要的时序。其中 8)2&’()*+(,-.)92;
情况 ， 就 需 要 至 少 两 个 周 期 完 成 一 次 操 作 ， 插 入 一个额外周期刚好可满足要求。延长一个周期的 情形有：写外部存储器； 读写 6 = 9 。
第四课-ADSP处理器PPI接口和DMA
PPI概述
PPI的工作模式有两种，即通用PPI模式（GP模式）和ITU-656PPI 模式，通用PPI模式又分为单个帧同步模式，三帧同步模式，帧捕 获模式和无限捕捉模式。
单个帧同步模式 ：PPI_FS1为帧同步信号，上升沿来了之后，延迟 PPI_DELAY寄存器中设置的时间，数据就可以在PPI_CLK的同步下进 行传送。计数寄存器（PPI_COUNT）储存PPI将要传送的数据数。所 有并发数据处理都是由DMA来操作的。PPI_FS2和PPI_FS3在这种模 式下不可用，这些引脚用作其他功能。
描述符DMA
二维DMA
ADSP-BF533有一组专门用于音视频数据处理的DMA寄存器，即二 维DMA，这些DMA是通过配置相关的寄存器来工作的：
配置寄存器（DMAx_CONFIG/MDMA_yy_CONFIG）：设置二维DMA 使能方式，中断产生的方式，其中中断可以在整个DMA结束时产生， 也可以在一行结束时产生。 内部循环计数寄存器（DMAx_X_COUNT/MDMA_yy_X_COUNT）： 在二维DMA时保存二维DMA内层循环的数目必须大于等于2。 内 层 循 环 地 址 增 量 寄 存 器 （DMAx_X_MODIFY/MDMA_yy_X_MODIFY）：在二维DMA时保存每 一次内层循环计数器加1后DMA操作地址在内存中的增量，此增量应该 是二维DMA操作的数据单元长度的整数倍。
Start_Addr[15:0] Start_Addr[31:16] DMA_Config
X_Count X_Modify Y_Count Y_Modify Start_Addr[15:0] Start_Addr[31:16] DMA_Config X_Count X_Modify Y_Count Y_Modify Start_Addr[15:0] Start_Addr[31:16] DMA_Config … … … … … … … …
第10章 单片机ADC及DAC接口
AIN7 AIN6 AIN5 AIN4 AIN3 AIN2 AIN1 AIN0 C B A ALE
START
EOC
8路模拟 开关
AD转换网络
三 态 输 出 缓 冲 器
D7 D6 D5 D4 D3 D2 D1 D0 OE GND
REF+
地址 锁存
REF-
VCC
接电源
接地
启动信号START与转换结束信号EOC的时序关系? 单片机如何判断是否转换完毕?
MOVX @DPTR, A
10.2 单片机的DAC接口设计
例8.1 利用DAC0832单缓冲工作方式,电路连接如前页所示,试编写程序, 使得Vout输出周期为510ms的三角波.
DAC: DAC1: MOV MOV DPTR, #0B000H A, #00H DELY_1ms : MOV DL1: MOV DJNZ DJNZ RET
数字化测控系统
物理信号
对象传 感 器来自电信号信 号 放 大电信号
A/D 转换
数字信号
物理信号
控制
电信号
D/A 转换
显 示
单 片 机
10.1 单片机的ADC接口设计 §10.1 单片机的ADC接口设计 §10.1.1 AD转换过程
采样――利用采样脉冲序列，从信号中抽取一系列 离散值，使之成为采样信号x(nTs)的过程． 量化――把采样信号经过舍入变为只有有限个有效 数字的数，这一过程称为量化．
/CS
/WR1 /WR2 /XFER ILE
10.2 单片机的DAC接口设计
电流输出变换成电压输出
Rfb脚与Iout1间接有一个电阻；
反向比例运 算电路
运算放大器LM358此处构成什么电路？
START
EOC
8路模拟 开关
AD转换网络
三 态 输 出 缓 冲 器
D7 D6 D5 D4 D3 D2 D1 D0 OE GND
REF+
地址 锁存
REF-
VCC
接电源
接地
启动信号START与转换结束信号EOC的时序关系? 单片机如何判断是否转换完毕?
MOVX @DPTR, A
10.2 单片机的DAC接口设计
例8.1 利用DAC0832单缓冲工作方式,电路连接如前页所示,试编写程序, 使得Vout输出周期为510ms的三角波.
DAC: DAC1: MOV MOV DPTR, #0B000H A, #00H DELY_1ms : MOV DL1: MOV DJNZ DJNZ RET
数字化测控系统
物理信号
对象传 感 器来自电信号信 号 放 大电信号
A/D 转换
数字信号
物理信号
控制
电信号
D/A 转换
显 示
单 片 机
10.1 单片机的ADC接口设计 §10.1 单片机的ADC接口设计 §10.1.1 AD转换过程
采样――利用采样脉冲序列，从信号中抽取一系列 离散值，使之成为采样信号x(nTs)的过程． 量化――把采样信号经过舍入变为只有有限个有效 数字的数，这一过程称为量化．
/CS
/WR1 /WR2 /XFER ILE
10.2 单片机的DAC接口设计
电流输出变换成电压输出
Rfb脚与Iout1间接有一个电阻；
反向比例运 算电路
运算放大器LM358此处构成什么电路？
第十章 存储器设计
可以进行写入和读出的半导体存 储器
数据在断电后消失，具有挥发性
只读存储器 ROM Read Only Memory
专供读出用数据在断电后仍保持，具有非 挥发性。
2019/8/30
Department of Microelectronics, PKU，Xiaoyan Liu
27
DRAM单元及其控制电路的结构
包括半VDD、折叠位线、灵敏放大器
2019/8/30
Department of Microelectronics, PKU，Xiaoyan Liu
28
DRAM的工作模式
根据工作时对时钟的依赖关系分
异步模式 asynchronous mode DRAM 的读写操作由控制信号RAS、CAS 控制。速度较慢
同步模式 synchronous mode DRAM 的读写操作由时钟控制，控制信号 RAS、CAS起触发的作用。能够提高速度
异步模式
Single bit read SBR
Page mode FPM (fast)快速翻页寻址模式
利用RAS和CAS信号对第1位寻址后，后续寻址采用触发CAS信号，改变列地址 寻址25MHz, 16M
结果BL上的电位为VB1
VB1
CBLVR CBL
CsVs1 Cs
同理，Cs存“0”时BL上的电位VB0
VB0
CBLVR CsVs0 CBL Cs
VBVB1VB0CsC V s s1C V BL s0
读出电路必须分辩的电位差
对于大容量DRAM，CBL远大于Cs，一般十几倍，因此DRAM的读出信号
2019/8/30
先做器件，后 形成电容，没 有pn结电容
泄漏减少
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
管脚 1 3 5 7 9 11 13 15 17 19 21 23 25 27
管脚 2 4 6 8 10 12 14 16 18 20 22 24 26 28
信号 地 I/O I/O I/O I/O I/O I/O I/O I/O N.C Ground Ground Ground CSEL
方向
名称 地
A1 A2 AOE# AWE# PF10 PF11 D7:0 ADSP-BF533
ALE CLE RD# WR# R/B# CS# I/O7:0 K9F1208U0M
ADSP-BF533与NAND Flash的连接框图
引脚名
引脚功能
引脚名
引脚功能
I/O0 ~ I/O7
数据输入/输出 地址锁存使能 读使能 写保护 准备/忙输出
I/O I/O I/O I/O I/O I/O I/O I/O
数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 (编码管脚) 地 地 地 器件选择
I I I O
DMARQ /DIOW /DIOR IORDY
DMA确认
中断请求 地址位1 地址位0 芯片选择0 驱动器激活
I
IDE_D_TER8 IDE_D_TER9 IDE_D_TER10 IDE_D_TER11 IDE_D_TER12 IDE_D_TER13 IDE_D_TER14 IDE_D_TER15
3V3 R139 10K
IDE_IOW IDE_IOR IOCHRDY DMAACK IDE_A1 IDE_A0 /IDE_CS0 DASP#
硬件接口设计
系统框图
D[15:0]
U26 D0 D1 D2 D3 D4 D5 D6 D7 /AOE /AOE /IDE_OE 2 3 4 5 6 7 8 9 1 19 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 U27 D8 D9 D10 D11 D12 D13 D14 D15 R138 3V3 10K 2 3 4 5 6 7 8 9 1 19 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 U25 /AWE /ARE /AWE /ARE A3 A2 A1 IDE_PORT_CS1 IDE_PORT_CS0 3V3 /IDE_OE 1 19 2 3 4 5 6 7 8 9 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_IOW IDE_IOR IDE_A2 IDE_A1 IDE_A0 /IDE_CS1 /IDE_CS0 R140 10K R141 10K B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_D_TER8 IDE_D_TER9 IDE_D_TER10 IDE_D_TER11 IDE_D_TER12 IDE_D_TER13 IDE_D_TER14 IDE_D_TER15 B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_D_TER0 IDE_D_TER1 IDE_D_TER2 IDE_D_TER3 IDE_D_TER4 IDE_D_TER5 IDE_D_TER6 IDE_D_TER7
CLE
命令锁存使能 片选 写使能 未使用 电源(+2.7V~3.6V)
ALE
CE
RE
WE
WP
NC
R/B
VCC
VSS
地
K9F2G08引脚说明
D7-0
Decap
NandFlash
0.1uF
C37
G
D
D
D
D
D
D
D
D
3V3
N
7
6
5
4
3
2
1
0
D
0.1uF
C38
4
4
4
4
3
3
3
2
4
3
2
1
2
1
0
9
K9F1208
U20A
IDE_PORT_CS1 IDE_PORT_CS0
1 2
/RE SE T
U24A
74LVC08 A Y B 3
/RE SE T
J32 1 3 5 7 9 11 13 15 17 21 23 25 27 29 31 33 35 37 39 RESET DATA7 DATA6 DATA5 DATA4 DATA3 DATA2 DATA1 DATA0 DMAREQ IOW IOR IOCHRDY DMAACK IRQ ADDR1 ADDR0 CS0 DASP IDE-CONN DR40SM
IO7
IO6
IO5
IO4
IO3
IO2
IO1
IO0
CHIP
FLASH
RDY/B
CLE
ALE
W W
R
C
S
E
E
E E
P
6
7
8
9
1
1
1
1
6
7
8
9
G
N
D 0
R61
/ARE
FLASH_CE
FLASH_CLE
FLASH_ALE
/AWE
4K7
R243
总
线 0
R60
1
R132
0
忙 K
输
出
3V3
PF11
3V3
ADSP-BF533
管脚
信号
1
+12V
2
+12V地
3
+5V地
4
+5V
ATA协议电源管脚定义
名称 复位 数据线位7 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 地 DMA请求 I/O写 I/O读 I/O准备好
方向 I I/O I/O I/O I/O I/O I/O I/O I/O
信号 /RESET DD7 DD7 DD7 DD7 DD7 DD7 DD7 DD7 Ground
A
A
2
1
SD/MMC接口设计
简介
SD卡即安全数码卡（Secure Digital Card），由松下公司、东芝公司和 美国SANDISK公司共同开发研制的多功能存储卡，具有大容量、高性 能、安全等多种优点。SD卡具有很好的兼容性、较小的体积，主要用 于数码相机、数码摄像机、PDA及手机等数码产品。 MMC卡是由美国SANDISK公司和德国西门子公司在1997年共同开发研 制的一种多功能存储卡。MMC卡采用7针接口，主要应用于数码相机、 手机和一些PDA产品。MMC卡在一定程度上改善了CF卡读写速度慢的 缺点，并且体积轻巧。MMC卡4.0标准提供了更宽的数据带宽和更快的 传输速率，并支持双电压操作模式，工作在52MHz× 8Bit模式时，数据 传输率可达52MB/s。 SD卡有9个引脚，主要引脚的定义与MMC卡区别不大，凡是能够使用 SD的设备通常都能使用MMC卡，因此SD卡相比MMC卡具有更好的兼 容性，本节以SD卡为例介绍ADSP-BF533与SD卡的接ER5 IDE_D_TER4 IDE_D_TER3 IDE_D_TER2 IDE_D_TER1 IDE_D_TER0
DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 KEY
4 6 8 10 12 14 16 18 20
PF8 PF9 PF7 PF6 PF5 PF4 D7:0 ADSP-BF533
ALE CLE RD# WR# R/B# CS# I/O7:0 K9F1208U0M
ADSP-BF533与NAND Flash的连接系统框图
通 过 ADSP-BF533 的 外 部 总 线 接 口 （ EBIU ） 和 两 个 GPIO 口 实 现 与 NAND Flash的连接，EBIU提供数据接口，PF口提供片选及状态标志。 标准的NAND Flash在读数据期间要求CE#保持有效，所以为了兼容标 准NAND Flash和不需要片使能的Flash，利用一个GPIO口来驱动CE#， 其他信号线都与EBIU口相应的信号线连接。
CSEL IO16 PDIAG ADDR2 CS1
28 32 34 36 38
IDE_A2 /IDE_CS1
D9 LED GND
IDE_PORT_CS1 IDE_PORT_CS0
R191 1K
3V3
硬件连接 示意图
NAND Flash接口设计
flash简介及选型
Flash存储技术适用于对供电敏感的高存储密度的设备，比如在PDA， 数码相机，PMP以及其他移动通信设备。Blackfin®系列处理器适合应 用于高性能低功耗移动设备，所以实现Blackfin®处理器与Flash的连接 是很有意义的 。 NOR Flash和NAND Flash是现在市场上两种主要的非易失闪存技术。 Intel公司于1988年首先开发出NOR Flash技术，打破了原来EPROM和 EEPROM一统天下的局面。1989年东芝公司发布了另一种新型的Flash 结构：NAND Flash，这种Flash具有更低的成本，更高的性能，而且可 以轻松升级。 NOR Flash主要当成ROM使用，NAND Flash主要作为海量存储器，这 主要是由他们的特性决定的。
SPI引脚及连接 ：SPI总线为主从工作方式，由一个主控制器和多个从 控制器或外设组成，从控制器或外设只有在主控制器发出指令后才能接 收或发送数据。SPI总线一般由4根通信线组成：1根发送串行数据通信 线、1根接收串行数据通信线、1根通信目标选择线和1根同步时钟线。