实验11_计数译码显示
20.3.13计数器 - 计数译码显示电路实验
74LS390
上页 目录
下页
实验内容
用D触发器组成一个4位二进制异步加法计数器 用74LS390构成2位十进制计数器 检测所设计的N位计数器的计数功能
上页 目录
下页
注意事项
断电操做！即当改接线路时，要先关掉电源。 注意按正确方向插入芯片。 注意芯片清零信号的电平。
上页 目录
连接插口
QD
D
QC
C
QB
B
QA
A
a b c 74LS4511 d e f g
上页 目录
下页
实验元件及物品
集成D 触发器74LS74和集成计数器74LS390的管脚如图所 示
电源 2RD 2D 2C 2SD 2Q 2Q
14 13 12 11 10 9
8
SDD Q C RD Q
SDD Q
C RD
Q
74LS74
1
2
3
4
56
7
1RD 1D 1C 1SD 1Q 1Q
地
74LS74
电源 2CA 2RD 2QA 2CB 2QB 2QC 2QD 16 15 14 13 12 11 10 9
RD CQ CQ RD
C Q0 Q1 Q2 RD
RD C Q0 Q1 Q2
12
34
5
67
8
1CA 1RD 1QA 1CB 1QB 1QC 1QD 地
上页 目录
下页
实 验 仪 器- 模数综合实验箱
译码显示区
模
逻辑指示灯
数
综
合
实
芯片放置区
验
ห้องสมุดไป่ตู้单连
箱
次续 脉脉
(Multisim数电仿真)计数、译码和显示电路
实验3.11 计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表3.11.2所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C、D为BCD码输入，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所示。
LED数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和部结构如图3.11.5所示。
图3.11.4图3.11.5三、计算机仿真实验容：1. 计数10的电路：(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“Voltage”栏改成“10”V，再点击下方“确定”按钮退出。
实验8_计数译码显示电路
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
数电实验 计数、译码与显示
5.译码显示
② 译码器 计数器将时钟脉冲个数按四位二进制输出， 必须通过译码器把这个二进制数码译成适用 于七段数码管显示的代码。 这里所说的译码器是将二进制码译成十进 制数字符的器件。
74LS48功能表
共阴极LEDபைடு நூலகம்码管管脚图
300Ω
其译码器输出（Ya～Yg）是高电平有效，适
用于驱动共阴极LED数码管，显示的字形如 表中所示。因其译码器输出端的内部有上拉 电阻（是2K的限流电阻），因此理论上在与 LED管连接时无需再外接限流电阻。但是由 于译码器工作电压为5V左右，而LED数码管 的工作电压为1.4-2.5V左右，因此，在共阴 极上还需接上300欧姆的保护电阻后再接地。 由表中可以看出，74LS48具有译码功能、 试灯功能、灭灯功能、动态灭灯功能。 LT为 试灯端，低电平有效，接地时，应显示全8
74LS163的功能表
4.MSI集成计数器的应用
实现任意进制的计数和分频方法 ① 反馈复位法 ② 反馈置数法 ③ 用进位输出端置数/清零 ④ 计数器的级联
反馈复位法
异步复位：计数到N，异步清零
计数到N＝（1001）10 时Q0、Q3为1，将Q0 Q3相与非后的结果接 到 CR端，161直接清零， 实现模N计数功能。
三、实验任务
用2片74LS163设计一个8421BCD码模10和
模60的加法计数器，并用七段显示器显示计 数情况。
反馈复位法
同步复位：计数到N－1，同步清零有效，再来一
个脉冲清零。
计数到N－1＝（1001）10， 清零端收到信号，当下一个 有效CP到来时，计数器清 零，实现模N计数功能。
反馈置数法
同反馈复位法，不同的是，复位法用CR 端完
计数译码显示电路实验报告
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
计数译码显示电路实验报告
广东技术师范学院实验报告学院： 电子与信息学院 专业：班级： 成绩：姓名：学号：组别：组员：实验地点：实验日期：指导教师签名：实验 五 项目名称： 计数译码显示电路一．实验目的：1. 进一步掌握计数译码显示电路的工作原理；2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备： 电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？（注意：该电路的数码显示器已经带有译码器，如果要实际制作，则在该电路的础上还要加选译码器并注意选择芯片电压。
） 四．实验步骤及结果： 1．按图1接线。
2．分析计数译码显示电路的工作原理及其结构、功能 。
参照图1可改成三位显示输出，如图2所示：五．实验结果分析及结论：如果把现在的两位改成三、四位显示输出，则在该电路的基础上要加计数及显示器，而在实际的操作中则在该电路的础上还要加选译码器并注意选择芯片电压。
广东技术师范学院实验预习报告学院：电子与信息学院专业：班级：成绩：姓名：学号：组别：组员：实验地点：实验日期：指导教师签名：实验五项目名称：计数译码显示电路一．实验目的：1. 进一步掌握计数译码显示电路的工作原理；2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备：电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？设计如下：就是把二进制信息由译码器将二进制信息翻译成十进制信息，由数码管显示电路显示出来。
四、注意事项1、改变输入状态即改变输入端的连线，改连接线前要断开仿真开关，测试时再把开关闭合。
2、验证的电路不要保存，以免破坏原始的电路图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验名称：计数、译码、显示综合实验学院：冶金工程学院
班级：冶金1002班
组员：路智杰100840128
王翔100840202
成泽强100840208
刘伟100840205
周雷100840217
裴宗亭100840129
实验十一计数、译码、显示综合实验
一、实验目的
1.熟悉中规模集成电路计数器的功能及应用
2.熟悉中规模集成电路译码器的功能及应用
3.熟悉LED数码管及显示电路的工作原理
4.学会综合测试的方法
二、实验仪器及设备
三、实验原理
对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。
在这种情况下，我们可以用集成计数器来构成任意进制计数器。
利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器
步骤如下：
1)写出S N-1的二进制代码。
2)求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。
3)画连线图
2.用异步清零端或置数端置零或置数构成N进制计数器
步骤如下
1)写成状态S N的二进制代码。
2)求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。
3) 画连线图
在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。
四、实验内容
用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
使用译码显示电路显示。
用函数发生器的低频连续脉冲（调节频率为1-2HZ ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能为正确。
十进制的逻辑状态如下：
当状态为1001时，对十进制计数器应产生一个清零信号，同时让六进制计数器enable 产生一个高电频，即十进制计数器清零信号为0123Q Q Q Q ，六进制计数器CEP 和CET 信号为0123Q Q Q Q 。
六进制计数器逻辑状态图如下
当状态为0101时，六进制应该产生一个清零信号，故六进制清零端应为0123Q Q Q Q 依以上分析可得出一下电路图：
十进制计数器时序图：
六进制计数器时序图：
五、实验总结
对于规模较大，电路复杂的数字集成电路，我们可以把它分成一个个具有各自功能的小单元，对这些单元分别安装、调试，正确后按照相应规律再把这些小单元连接起来，如本实验的规律是六进制的RD = LD = 1。
在分单元时就应该找到单元间的关系。
实验中需要注意的还是一些小问题及问题的发现和解决，如清零端的赋值与否，是否有初始值等等，要学会找到问题并解决问题的方法。