计数—译码—显示综合应用
(Multisim数电仿真)计数、译码和显示电路
实验3.11 计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表3.11.2所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C、D为BCD码输入，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所示。
LED数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和部结构如图3.11.5所示。
图3.11.4图3.11.5三、计算机仿真实验容：1. 计数10的电路：(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“Voltage”栏改成“10”V，再点击下方“确定”按钮退出。
计数、译码、显示电路
计数、译码、显示电路实验报告实验目的1．掌握集成十进制计数器、显示译码驱动器及数码管的功能与使用方法。
2．学习译码器和共阳极七段显示器的使用方法。
3．进一步熟悉用示波器测试计数器输出波形的方法。
一、实验原理生活中常需要将计数脉冲值直观的显示出来，它的实现一般经过了下面几个步骤，如图3.7.1方框图所示。
计数器输出的用8421BCD码表示的脉冲个数信号经译码器译码输出相应的脉冲信号，输出的脉冲信号通过显示器显示出相应的数字。
图3.7.1 计数、译码、显示框图1．计数器输入的脉冲数通过计数器计数，并将结果用8421 BCD码表示出来，本实验中采用了一种十进制计数器74LS160。
以74160为例，通过对集成计数器功能和应用的介绍，帮助读者提高借助产品手册上给出的功能表，正确而灵活地运用集成计数器的能力。
（1）74LS160的功能介绍74LS160为十进制可预置同步计数器，其逻辑符号如图3.7.2所示，功能表见表3.7.l所示。
212表3.7.l 74LS160的功能表注意： 3210Q Q Q Q CT CO T计数器有下列输入端：异步清零端CR （低电平有效），时钟脉冲输入端CP ，同步并行置数控制LD （低电平有效），计数控制端 CT T 和 CTp ，并行数据输入端 D 0～D 3。
它有下列输出端：四个触发器的输出端Q 0～Q 3，进位输出CO 。
根据功能表3.7.l ，可看出74160具有下列功能：① 异步清零功能：若CR 输入低电平，则不管其他输入端（包括CP 端）如何，实现四个触发器全部清零。
由于这一清零操作不需要时钟脉冲CP 配合（即不管CP 是什么状态都行），所以称为“异步清零”。
② 同步并行置数功能：在CR =“1”、且LD =“0”的前提下，在CP 上升沿的作用下，触发器Q 0～Q 3 分别接收并行数据输入信号D 0～D 3，由于这个置数操作必须有 CP 上升沿配合， 并与CP 上升沿同步，所以称为“同步”的。
计数译码显示电路
3、将1HZ旳正方波信号改为1KHZ旳正方波，用示波器分别观 察十进制计数器Q0、Q1、Q2、Q3旳输出波形以及CP旳波形。
(2) M > N 旳情况
用多片 N 进制集成计数器组合起来才干构成 M 进制计数器 。各片之间（或称为各级之间）旳连接方式可分为串行进位方式 、并行进位方式、整体置零方式和整体置数方式几种。
若 M 能够分解为若干个因数相乘，即 （ N i ≤N ），则能够采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片旳进位输出信 号作为高位片旳时钟输入信号；在并行进位方式中，以低位片旳 进位输出信号作为高位片旳工作状态控制信号，全部芯片旳 CP 输入端同步接计数输入信号。
清 数据输入 使
零
置数
能
74LS161功能表
CR LD CP ET 操作状态
0 x x x 清除 1 0 x 预置 1 1 0 保持 1 1 1 计数
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90异步二五十 进制计数器
74LS90功能表
（2）任意进制计数器旳构成
中规模集成计数器除按其本身进制实现计数功能外，还 能够采用反馈法构成任意进制旳计数器。假定已经有旳是 N 进制计数器，需要得到 M 进制计数器。
M < N 旳情况
用一片N进制中规模集成计数器能够构成 2≤M≤N 旳任 意进制计数器。
a）置零法（复位法） 利用集成计数器旳异步置零端，经过 反馈线逼迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接受了 M 个计数脉冲后，进入 S M 状态。假如将 S M 状态译码产生一种置零信号加到计数器旳异步置零端 ，则计数器将立即返回 S 0 状态，这么就能够跳过 N － M 个状态，得到 M 进制计数器。
维修电工_三级_鉴定要素细目表
25
9
23
3
1
3
514C转速电流双闭环不可逆凋速系统（二）
60
25
9
24
3
1
4
514C转速电流双闭环可逆凋速系统（二）
60
25
9
3
2
交流变频调速系统的安装、调试、测量、分析
25
3
2
1
MMV(或MM440、MM420)全数字交流变频凋速系统三段速控制
60
25
5
26
3
2
2
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及三段频率控制
60
25
9
27
3
2
3
MMV(或MM440、MM420)全数字交流变频凋速系统四段速控制
60
25
5
28
3
2
4
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及四段频率控制
60
25
9
29
3
2
5
MMV(或MM440、MM420)全数字交流变频凋速系统五段速控制
60
25
5
30
3
2
6
MMV(或MM440、MM420)全数字交流变频凋速系统模拟量及五段频率控制
60
25
9
4
PLC应用技术
选一
张毓麟
4
1
用PLC实现按空间位置关系确定的逻辑控制
31
4
1
1
运料小车PLC控制
60
25
9
32
4
1
2
机械滑台PLC控制
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
电子秒表设计实验报告
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图11 －3 为74LS90 引脚排列，表11 －1 为功能表。
通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1) 、R0(2) 对计数器清零，借助S9(1) 、S9(2) 将计数器置9 。其具体功能详述如下：
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1.基本RS 触发器的测试
将图1 的两个输出端接逻辑电平显示，按动按钮开关K2（接地），记下Q 和 的值，按动按钮开关K1, Q 和 的值。
2.时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz 。
3.计数器的测试
接线和调试时，应将各单元电路逐个进行接线和调试，即分别测试基本RS触器、单稳态触发器、时钟发生器及计数器、译码显示电路等逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的模块化测试方法有利于检查和排除故障，是调试电路的常用方法。
六、实验总结
通过本次课程设计，我了解数字秒表的主体电路组成及工作原理，熟悉了集成电路及有关电子元器件的使用，学习和掌握数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。首先是74LS90的功能，懂得实际应用上，应用串行和并行方式进行连接电路实现计数器的级联电路，进一步可以利用多片芯片设计各进制的计数电路。通过设计重启和停止，启动计数键，我更好的理解了74LS90各引脚的功能和用法。在利用555产生时钟信号时，我也学会了用这个芯片输出不同的频率的信号。
3.计数及译码显示
大学数电实验计数译码显示电路
计数、译码、 计数、译码、显示电路
詹洪陈
实验目的
掌握二-十进制（BCD）码异步计数器的工作 原理及设计方法。 74LS90为2－5计数器。带有置6、置9端。可 实现多种进制的计数器。 熟悉二-十进制译码和显示电路的功能及应用。 掌握8-4-2-1码二-十进制计数器、译码器及显 示电路的测试方法。
（2）构成5421BCD加法计数器
接法：计数脉冲CP接CP1，Q3接CP0。 注意：当Q3有下跳沿时，Q0的状态才会 改 变。7490作5421计数器时，位权5，4，2，1 依次分布在输出端Q0、Q3、Q2、Q1。 当7490作5421计数器时，从Q0端输出的波 形其频率是CP的十分频，且是对称方波。
74LS90功能表
输入
CP0 CP1 R01 R02 R91 R92 Q3
输出
Q2 Q1 Q0
功能
X X
X X
1 0 0 0
0 1 0 0
0 1
0 0
ቤተ መጻሕፍቲ ባይዱ
0 0
0 1
异步置0 异步置9 8421BCD 5421BCD
CP Q0 Q3 CP
0000-1001 Q0Q3Q2Q1 0000-1100
74LS90芯片引脚图
8421十进制
计数脉冲CP接CP0，Q0接CP1
二、8421BCD码六进制计数器
(1)分别用置0法、置9法将74LS90接成 8421 BCD 码六进制计数器，画出电路原 理图。 (2)输入脉冲fcp=1Hz，观察数码管显示 规律。
计数译码显示多功能数字钟PPT学习教案
VDD CO Q0 Q1 Q2 Q3 ETT LD
CR CP D0 D1 D2 D3 ETP VSS 12345678
表5.18.4 CC40161功能表
CR LD C ET 操作状态
0 x Px x 异步清 零1 0 x 同步预 置1 1 0 保持
清 数据输入
零
置数
使 能
1 1 1 ET=ETT&ETP CO=Q3Q2Q1Q0
时计数器是一个24进制计数 器
即当数字钟运行到23时59分59 秒时，秒的个位计数器再输入 一个秒脉冲第时4页/共，26页数字钟应自动 显示为00时00分00秒。
三、计数器40161的逻辑功能及其应用
1. 40161的逻辑功能4位: 二进制同步加(递增)计数器
进
置
位
数
16 15 14 13 12 11 10 9
＋5V
第11页/共26页
6. 主体电路的装调
如果显示字符变化很快，经模过糊联不调清并，纠可正能设是计由方于案电中源的电错流误的和跳不变足引之起处的后，，可再在测集试成电电路路的器逻件辑的功电能源是端否V满C C 足加设退计耦滤要波求。电容最。后画通常出用满足几十设微计要法的求大的总电容体与逻0辑. 0电1路F的图小，电如容图相所并示联 由数字钟系统组成框图按照信号的 流向分 级安装 ，逐级 级联， 这里的 每一级 是指组 成数字 钟的各 功能电 路 级联时如果出现时序配合不同步，或 尖峰脉 冲干扰 ，引起 逻辑混 乱，可 以增加 多级逻 辑门来 延时 如果因实验器材有限，则其中秒计数器 的个位 和时计 数器的 十位可 以采用 发光二 极管指 示，因 而可以 省去2片 译码器 和2片 数码显 示器
CR 1
CR 1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
南京工程学院
电工电子实验报告
课程名称：电子技术
实验项目名称：计数-译码-显示综合应用
实验学生班级：汽车技术121
实验学生姓名：尹冬冬
实验学生学号：215120235
同组学生姓名：郁雷振吴敏正
实验指导老师：曾宪阳
实验时间：2014/5/9
实验地点：基础实验楼B310
实验报告
一、实验目的：
1、进一步掌握计数器译码器显示电路的工作原理。
2、学会用给出的组件构成24、60进制计数译码器显示电路的技能及测试方法。
二、主要实验仪器：
1. 实验箱、万用表、示波器
2. 74LS160、74LS48、74LS20、74LS10 、74LS00 、LC5011
三、实验内容：
（一）实验原理
由于74LS160计数器为异步清零和同步置数。
因此也存在两种的方法将74LS160改装为六进制计数器。
1. 异步清零
先得出六进制计数器的数值表： Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
当采用异步清零时，按照十进制数表，可令当74LS160从0101跳到0110瞬间，清零方程输出有效清零信号进行清零。
由函数式可得清零方程F = Q2·Q1 。
将清零电路输出接到74LS160的清零端，即可完成一个六进制计数器。
2. 同步置数
明显，代表十位的74LS160要由5跳到0形成一个循环，要置入数肯定是0000，由于置数方式为同步置数，那么必须是整个六十进制计数器在显示59后，在下一个脉冲上升沿出现时就可以将0000置入计数器，完成了由59到0的循环计数。
按照函数逻辑，可得置数函数式为F =Q2·Q0·RCO
其中RCO为个位进制计数器的进位输出。
3. 用同一个数码管同时显示出个位数和十位数
由于同一个数码管接受译码器信号是一致的，所以必须要对个位数信号和十位数信号进行选通再接入译码器，同时把高频率的时钟信号接到选通器和数码管的使能端。
具体的思路为，当高频时钟信号的低电平到达时，选通个位信号接入译码器，此时最右端的7端LED显示管也接收到有效显示信号，显示出个位数字。
当高电平到达时，同理，可在左端的显示管显示出十位数字。
当高频时钟信号足够高时，就会看见十位数字和个位数组同时在一个数码管上显示。
（二）、实验步骤
1．按设计好的电路自行完成外引线连接，并设置各输入电平和控制端电平，用74LS90完成8421十进制加法计数器的功能。
（1）计数器输出QDQCQBQA接发光二极管，CP接连续脉冲信号（1Hz）。
观察随着CP脉冲数目的增加，输出QDQCQBQA状态的变化。
（2）CP接连续脉冲（1kHz），用示波器观察QD，QC，QB，QA与CP之间的对应波形。
2．按设计好的电路自行完成外引线连接，并设置各输入电平和控制端电平，用74LS90完成8421九进制加法计数器的功能。
（1）计数器输出QDQCQBQA接发光二极管，CP接连续脉冲信号（1Hz）。
观察随着CP脉冲数目的增加，输出QDQCQBQA状态的变化。
（2）CP接连续脉冲（1kHz），用示波器观察QD与CP，QA与CP 之间的对应波形，并作QC QB QA波形于图3.1.6。
3．按图3.1.7所示，构成译码显示电路。
（1）按照表3.1.3的要求，用电平开关设置译码器控制端和输入端D~A的输入电平，观察显示器各字段的亮灭状态，并在表3.1.3中填写输出电平值。
（2）将74LS48的输入端D~A改接计数器74LS90的输出端QD~QA，并将74LS90接为十进制计数器。
从74LS90的ACP输入1Hz连续脉冲，观察计数-译码显示器的工作情况。
四、实验原始数据记录：
a) 异步清零
按照清零函数式连接好清零电路，其余的电路连接主要是将代表个位的74LS160的进位输出接到代表十位的74LS160的使能端。
两个计
数器接同一个时钟信号。
再把两个74LS160分别接入两个74LS48译码器，再通过两个LED数码管显示器显示出来。
画出电路图如下：实验开始之后就可以通过两个LED显示管显示出六十进制计数器的计数过程了。
在经过不断计数到达59之后
下一个就循环跳回0重新开始计数。
b) 同步置数
同步置数电路与异步清零电路大体相同，只将清零电路换为置数电路，再将代表十位的74LS160的D0D1D2D3都接低电平。
再将置数电路输出端接入置数端口即可。
电路图如下：
其计数显示结果是跟异步清零方式一模一样的。
c) 在同一个数码管上显示十位数字和个位数字
这个内容会使用到4-2输入选通器74LS57，具体的电路实现并不难，如下图所示：
二、思考题
（1）在十进制加法译码器显示试验中，数码有时会显示0、2、4……和1、3、5……数码，分析其原因。
（2）本次实验中24进制、60进制电路中的74LS48换成74LS47接入电路，其他环节不变可以吗？为什么？
答：不可以。
74LS148是8-3线优先编码器，74LS147是10-4线优先编码器（BCD码输出）。
二者都功能不一样，其他环节不变肯定不行，至少功能端的接线得重新改一下才行。