实验五 计数、译码、显示电路
数字电路实验五 译码显示电路
数字电路与逻辑设计实验报告实验五译码显示电路姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验器件1.数字电路实验箱、数字万用表、示波器。
2.虚拟器件: 74LS138 74LS197 各种门电路三、实验预习本实验需要实现在实验箱的八个数码管上显示自己的学号，也就是能够在数码管的任意位置显示任意数字。
考虑到每四个数码管只有一个数据输入端，那么这个数据输入端要承担至少四种信号种类，我们可以使用4位计数器74LS197的全输出特性来满足该要求（具有4进制数据的全部16种输出）。
将计数器输出接在数码管数据输入端后，再在位选控制端在适当的时刻输入低电平，借助数码管的辉光效应即可在每一个数码管上获得稳定且各不相同的数字显示。
位选控制端需要施加持续的高电平，仅当计数器工作到我们期望的数字时，控制端出现低电平。
这个选择特性可以用低电平选择输出的74LS138芯片实现。
又考虑到74LS138为3输入译码器，想要完成对BCD码的译码还需要考虑输入信号为8（1000）、9（1001）的情况。
如果我们把BCD码的后三位数字作为74LS138的输入，就只需要考虑1000和0000，1001和0001的分辨，这个过程可以用少量门电路设计简单的组合逻辑电路来实现。
设计完毕的电路图如下所示：使用Multisim仿真得到波形图：①其上4个信号分别是数码管显示0，1，8，9的选通信号，其下7个信号是7段数码管每一段的信号输入。
②其上6个信号分别是数码管显示2，3，4，5，6，7的选通信号，其下7个信号是7段数码管每一段的信号输入。
考虑到实际实验时，实验箱的数码管具有无效码灭灯功能，所以无需对BCD码有效范围以外的信号进行进一步筛选。
如模拟波形所示，我们得到了一组正确可靠的选通信号，想让数码管显示目标数字时，只需将计数器的输出接在数码管的总信号输入端，将对应的选通信号接在该数码管的选通端即可。
南昌大学通信原理实验五 PCM编码、译码原理实验
实验五 PCM编码、译码原理实验一、实验目的1、加深对PCM 编码过程的理解；2、熟悉PCM 编、译码专用集成芯片的功能和使用方法；3、了解PCM 系统的工作过程；4、了解帧同步信号的时序状态关系；5、掌握时分多路复用的工作过程；6、用同步正弦波信号观察PCM 八比特编码的实验。
二、实验原理脉冲调制就是把一个时间连续、取值连续的模拟信号变换成时间离散、取值离散的数字信号后在信道中传输。
脉冲编码调制就是对模拟信号先抽样，量化、编码的过程。
所谓抽样，就是在抽样脉冲来到的时刻提取对模拟信号在该时刻的瞬时值，抽样把时间上连续的信号变成时间上离散的信号。
抽样速率的下限是由抽样定理确定的。
在该实验中，抽样速率采用8Kbit/s。
所谓量化，就是把经过抽样得到的瞬时值将其幅度离散，即用一组规定的电平，把瞬时抽样值用最接近的电平值来表示。
所谓编码，就是用一组二进制码组来表示每一个有固定电平的量化值。
然而，实际上量化是在编码过程中同时完成的，故编码过程也称为模/数变换，可记作A/D。
PCM原理框图三、实验内容1、用同步正弦波信号观察PCM 八比特编码的实验；2、脉冲编码调制（PCM）及系统实验；3、PCM 八比特编码时分复用输出波形观察测量实验。
四、实验步骤及结果1、打开实验箱右侧电源开关，电源指示灯亮；2、编码部分：SP401 接入模拟信号，输入正弦波信号；SP405 接入2048KHz 主时钟信号；SP406 接入8KHz 脉冲信号；SP407 接入可选发码时钟，有64K、512K、2048K 三种频率。
3、译码部分：SP408 接入8KHz 脉冲信号；SP409 接入可选发码时钟，有64K、512K、2048K 三种频率。
4、连接SP402、SP403 两点，测试译码输出电路各点波形，在TP404能观察到稳定的正弦输出信号。
用音乐信号源取代函数信号发生器测试各点。
TP401：模拟信号输入TP402：数字编码输出； TP403：数字译码输入TP404：模拟信号输出TP405：主时钟TP407/409 ：512KHz5、实验现象TP401TP402TP403TP404TP405TP403 405TP406TP407 409TP408五、测量点说明TP401：该点为输入的音频信号，用连接线连接模拟信号源与TP401，若幅度过大，则被限幅电路限幅成方波，因此信号波形幅度尽量小一些。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M 进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。
两种实现方法：反馈置数法和反馈清零法。
第三类,是由移位寄存器构成的移位寄存型计数器。
4．实验电路： 十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图5.1 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。
实验五 八位数码扫描显示电路设计
实验五八位数码扫描显示电路设计[实验目的]1、熟悉7段数码显示译码器设计；2、学习硬件扫描显示电路的设计。
*[实验仪器]PC机、EDA实验箱一台Quartus II 6.0软件[实验内容](1) 实验内容1：说明例7-1中各语句的含义，以及该例的整体功能。
对该例进行编辑、编译、综合、适配、仿真，给出仿真波形。
实验方式：若考虑小数点，SG的8个段分别与PIO49、PIO48、…、PIO42（高位在左）、BT的8个位分别与PIO34、PIO35、…、PIO41（高位在左）；电路模式不限。
将GW48EDA 系统左下方的拨码开关全部向上拨，时钟CLK可选择clock0，通过跳线选择16384Hz信号。
引脚锁定后进行编译、下载和硬件测试实验。
(2) 实验内容2：修改例7-1的进程P1中的显示数据直接给出的方式，增加8个4位锁存器，作为显示数据缓冲器，使得所有8个显示数据都必须来自缓冲器。
缓冲器中的数据可以通过不同方式锁入，如来自A/D采样的数据、来自分时锁入的数据、来自串行方式输入的数据，或来自单片机等。
[实验原理]图3-4所示的是8位数码扫描显示电路，其中每个数码管的8个段：h、g、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1、k2、…k8来选择。
被选通的数码管显示数据，其余关闭。
如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。
根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、…k8分别被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。
[参考设计文本描述] 图3-4 8位数码扫描显示电路LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SCAN_LED ISPORT ( CLK : IN STD_LOGIC;SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--段控制信号输出BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--位控制信号输出END;ARCHITECTURE one OF SCAN_LED ISSIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL A : INTEGER RANGE 0 TO 15;BEGINP1：PROCESS( CNT8 )BEGINCASE CNT8 ISWHEN "000" => BT <= "00000001" ; A <= 1 ;WHEN "001" => BT <= "00000010" ; A <= 3 ;WHEN "010" => BT <= "00000100" ; A <= 5 ;WHEN "011" => BT <= "00001000" ; A <= 7 ;WHEN "100" => BT <= "00010000" ; A <= 9 ;WHEN "101" => BT <= "00100000" ; A <= 11 ;WHEN "110" => BT <= "01000000" ; A <= 13 ;WHEN "111" => BT <= "10000000" ; A <= 15 ;WHEN OTHERS => NULL ;END CASE ;END PROCESS P1;P2：PROCESS(CLK)BEGINIF CLK'EVENT AND CLK = '1' THEN CNT8 <= CNT8 + 1;END IF;END PROCESS P2 ;P3：PROCESS( A ) –-译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10=> SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12=> SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14=> SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS =>NULL ;END CASE ;END PROCESS P3;END;[实验报告要求]1、写出实验源程序，画出仿真波形；2、分析实验结果，以及它们的硬件测试实验结果写进实验报告。
数字逻辑电路实验教案
绪论数字逻辑电路是高等学校计算机科学技术专业中的一门主要的技术基础课程，它是为培养计算机科学技术专业人才的需要而设置的，它为计算机组成原理、微型机与其应用等后续课程打下牢固的硬件基础。
数字逻辑电路是一门理论性和实践性均较强的专业基础课，实验是数字逻辑电路课程中极其重要的实践环节。
通过数字逻辑电路实验可以使学生真正掌握本课程的基本知识和基本理论，加强对课本知识的理解，有利于培养各方面的能力；有利于实践技能的提高；有利于严谨的科学作风的形成。
一、常用电子仪器的使用1、示波器2、THD—4型数字电路实验箱3、万用表二、实验课的程序1．实验预习由于实验课的时间有限，因此，每次实验前要作好预习，写好预习报告。
预习的要求：a．理解实验原理，包括所用元器件的功能。
b．粗略了解实验具体过程。
c．根据实验要求，画好实验线路与数据表格。
2．实验操作每次测量后，应立即将数据记录下来，并由实验老师签字。
实验操作一般步骤：（1）在连接实验线路之前，必须保证“数字电路实验箱”所有电源关闭；（2）按所画的实验线路图连接实验线路，所用短路线必须事先用万用表检查，以减少故障点；（3）实验线路连接完成后，必须仔细检查实验线路，以保证实验线路连接无误；（4）实验线路连接正确后，接通电源，进行具体实验。
（5）如变动实验线路，必须从（1）重新进行。
故障检查方法与处理：（1）检查元器件的接入电源是否正确；（2）使实验线路处于静态，用万用表“直流电压挡”，从输入级向输出级逐级检查逻辑电平，确定故障点；（3）关闭“数字电路实验箱”电源，用万用表“欧姆挡”，检查实验线路连接是否正确，确定故障点；（4）关闭“数字电路实验箱”电源，按实验操作一般步骤（2）（3）（4）将故障排除。
3．实验报告写实验报告应有如下项目：（1）实验目的（2）实验内容（3）实验设备与元器件（4）实验元器件引脚图（5）实验步骤、实验线路与实验记录等（6）实验结果与故障处理分析、讨论和体会等（7）“思考题”要求同学在完成基本实验内容的前提下去做，并将实验内容、实验所用器件、线路、结果与分析等做副页附在实验报告最后，其副页由实验老师签字确认。
实验五-7段数码显示译码器设计
实验五7段数码显示译码器设计实验报告一、实验要求1、GW48实验箱2、写出7段数码显示译码器程序3、总结实验步骤和实验结果二、实验内容1、说明例中各语句的含义，以及该例的整体功能。
在max+plus2或quartus2上对以下该例进行编辑、编译、综合、适配仿真，给出其所有信号的时序仿真波形。
module zdw(in,out);output [6:0]out;input [3:0]in;reg[6:0]out;always@(in)begincase(in)4'd0: out=7'b1111110;4'd1: out=7'b0110000;4'd2: out=7'b1101101;4'd3: out=7'b1111001;4'd4: out=7'b0110011;4'd5: out=7'b1011011;4'd6: out=7'b1011111;4'd7: out=7'b1110000;4'd8: out=7'b1111111;4'd9: out=7'b1111011;4'd10: out=7'b1110111;4'd11: out=7'b0011111;4'd12: out=7'b1001110;4'd13: out=7'b0111101;4'd14: out=7'b1001111;4'd15: out=7'b1000111;default: out=7'bx;endcaseendendmodule2、引脚锁定以及硬件下载测试。
建议选实验电路模式6，用数码8显示译码输出（PIO46—PIO40）。
键8，键7，键6，键5四位控制输入，硬件验证译码器的工作性能。
实验报告——计数器及其应用
实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。
(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。
数字电子技术基础实验指导书1
数字电子技术基础实验指导书实验一、认识实验一、实验目的：1、熟悉面包板的结构2、进一步掌握与非门、或非门、异或门的功能3、初步尝试在面包板上连接逻辑电路 二、实验用仪器：面包板一块 74LS00一块 74LS20一块74LS02（四二输入或非门）一块、 74LS86（四二输入异或门）一块 万用表一块 导线若干 稳压电源一台三、面包板和4LS00、74LS20、74LS02、74LS86的介绍： 1面包板上的小孔每5个为一组，其内部有导线相连。
横排小孔是4、3、4（3、4、3）的结构，即每5*4（5*3）、5*3（5*4）、5*4（5*3）组横排小孔内部有导线相连。
用到的双列直插式集成块跨接在凹槽两边，管脚插入小孔。
通常用面包板的上横排小孔接电源，用下横排小孔接地。
2、74LS00的内部结构示意图：74LS00的管脚排列如上图所示，为双列直插式14管脚集成块，是四集成二输入与非门。
74LS20是二四输入与非门。
VCC 3A 3B 3Y 4A 4B 4Y VCC 2A 2B NC 2C 2D 4Y1A 1B 1Y 2A 2B 2Y GND 1A 1B NC 1C 1D 1Y GND 74LS00 74LS20VCC 3Y 3B 3A 4Y 4B 4A VCC 3B 3A 3Y 4B 4A 4Y1Y 1A 1B 2Y 2A 2B GND 1A 1B 1Y 2A 2B 2Y GND四、实验内容与步骤：1、测试面包板的内部结构情况：用两根导线插入小孔，用万用表的电阻挡分别测试小孔组与组之间的导通情况，并记录下来。
2、验证与非门的逻辑功能：1）将4LS00插入面包板，并接通电源和地。
2）选择其中的一个与非门，进行功能验证。
3）、将验证结果填入表1： 表1其中，A 、B 1”时，输入端接电源；Y 是输出端，用万用表（或发光二极管）测得在不同输入取值组合情况下的输出，并将结果填入表中。
5）分析测得的结果是否符合“与非”的关系。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
.
实验五计数、译码、显示电路
一、实验目的
掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。
二、实验原理
计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。
下面分别加以介绍。
1．计数器：计数器是一种中规模集成电路，其种类有很多。
如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。
常用计数器均有典型产品，不须自
己设计，只要合理选用即可。
本实验选用四位二进制同步计数
器74LS161做计数器，该计数器外加适
当的反馈电路可以构成十六进制以内
的任意进制计数器。
图5-1是它的逻辑
图。
这个电路除了具有二进制加法计数
功能外，还具有预置数、清零、保持的
功能。
图中LD是预置数控制端，D、C、
R是清零
B、A是预置数据输入端，
D
端，EP、ET是计数器使能控制端，RCO
是进位信号输出端，它的主要功能有：
①异步清零功能
R=0(输出低电平)，则输出ＱD
若
D
ＱCＱBＱA=0000，除EP、ET信号外，与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。
②同步并行置数功能
R=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱDＱCＱBＱA同时接收D、在
D
C、B、A输入端的并行数据。
由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。
③保持功能
R=1，LD=1的条件下，EP、ET两个使能端只要有一个低电平，计数器将处于数在
D
据保持状态，与CP及D、C、B、A输入无关。
④计数功能
R=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入脉冲进行计数，计数方在
D
式为二进制加法，状态变化在ＱDＱCＱBＱA=0000～1111间循环。
74LS161的功能表详见表5-l所示。
表5-1 74LS161的功能表
本实验所需计数器是十进制计数器，必须对74LS161外加适当的反馈电路构成十进制计数器，状态变化在ＱDＱCＱBＱA=0000～1001间循环。
用反馈的方法构成十进制计数器一般有两种形式，即和反馈置数法。
反馈置零法是利用R构成，即：当Q D Q C Q B Q A=1010（十进制数10）时，通过反馈线强制计数器清零，清除端
D
如图5-2(a)所示。
由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此很少被采用。
反馈置数法是利用预置数端LD构成，把计数器输入端D1D2D2D3全部接地，当计数
. 器计到1001（十进制数9）时，利用Q D Q A反馈线使预置端LD=0，则当第十个CP到来时，计数器输出端等于输入端电平，即：Q D=Q C=Q B=Q A=0，这样可以克服反馈置零法的缺点。
利用预置端LD构成的计数器电路如图5-2(b)所示。
以上介绍的是一片计数器工作的情况。
在实际应用中，往往需要用多片计数器构成多位计数器。
下面介绍计数器的级联方法，级联可分串行进位和并行进位两种。
二位十进制串行进位计数器的级联电路如图5-3所示，其缺点是速度较慢。
二位十进制并行进位（也称超前进位）计数器的级联电路如图5-4所示，后者的进位速度比前者大大提高。
2．译码器：这里所说的译码器是将二进制码译成十进制数字符的器件。
实验中选用的CD4511是一个BCD码七段译码器，并兼有驱动功能，内部没有限流电阻，与数码管相连接时，需要在每段输出接上限流电阻，见图5-5(a)所示。
表5-2是CD4511功能表。
3．显示器：显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。
七段发光显示器有共阳接法和共阴接法两种：共阳接法就是把发光二极管的阳极都接在一个公共点(＋5V），配套的译码器为74LS46，74LS47等；共阴接法则相反，它是把发光二极管的阴极都连在一起(接地)，配套的译码器为CD4511，74LS48等。
七段显示器的外引线排列图如图5-5(b)所示。
. 表5-2 CD4511功能表
十进制或功能
输入BI输出字
型LE LT D C B A a b c d e f g
0 1 2 3 4 5 6 7 8 9 0
1
1
1
1
1
1
1
1
1
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1
1
1
1
1
1
1
1
1
1
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 1 0 1 1
消隐锁定灯测试×
1
×
1
1
××××
××××
××××
1
×
0 0 0 0 0 0 0
锁定在上一个LE=0时
1 1 1 1 1 1 1
三、实验内容
1．测试74LS161的逻辑功能（计数、清除、置数、使能及进位等）。
CP选用手动单次脉冲或1Hz正方波。
输出接发光二极管LED显示。
2．按图5-6组装十进制计数器，并接入译码显示电路。
时钟选择1Hz正方波。
观察电路的自动计数、译码、显示过程。
3．（选做）将1Hz方波改为1kHz方波，用示波器分别测十进制计数器Q D、Q C、Q B、Q A的输出波形以及CP的波形，比较它们的时序关系。
4．（选做）设计并组装六十进制计数器。
要求当十位计数器数字为0时，显示器无显示。
四、实验仪器
1.电路实验箱
2.数字万用表；示波器；
3.计数器：74LS161×2
译码器：CD4511×2
四2输入与非门74LS00×1
1kΩ电阻×14
五、实验要求
1．画出十进制计数、译码、显示电路中各集成芯片之间的连接图。
2．画出十进制计数器CP、Q A、Q B、Q C、Q D的五个波形的波形图，标出周期，并比较它们的相位关系。
1．画出计数器输出的状态图。
六、预习要求与思考题
1．复习计数、译码和显示电路的工作原理。
2．预习中规模集成计数器74LS161逻辑功能及使用方法。
3．进一步了解CD4511译码器和共阴极七段显示器的工作原理和使用方法。
4．绘出十进制计数、译码、显示电路中各集成芯片之间的连线图。
5．用示波器观察CP、Q D～Q A波形时，要想使所有波形符合时序关系，应选择什么触
.
发方式？如果你选用外触发方式，那么应取哪个信号作为外触发信号？
七、注意事项
1．为了防止干扰，集成电路不用的输入端不许悬空，必须做适当的处理。
2．检查显示器各段好坏时，可与译码器CD4511连接后，用LT=0来实现，也可经电源+5V接1kΩ电阻限流后接到显示器各段检查。
3．用示波器观察计数器输出波形Q D～Q A时，应选择外触发方式。
八、实验报告
1．写出实验目的、内容，写出设计过程，画出实验电路图。
2．根据实验箱接线结果，绘制波形图，状态图。
3．总结计数器和译码、显示电路的设计和使用的体会。