实验六计数译码显示电路仿真
实验六 BCD对七段显示器译码器
实验六BCD对七段显示器译码器一、目的:1.能了解BCD对七段显示器译码器电路的设计原理。
2.能利用AHDL语言设计一个BCD对七段显示器译码器电路。
3.能自行以CPLD数位发展实验系统验证所设计电路的正确性。
二、电路图：三、实验器配置图:四、实验步骤与画面：1．建立一个名为BCD_Dec7.v的新文件，并在quaruts Ⅱ文字编辑器中,以VerilogHDL语言来设计程式，图U6-1为算术逻辑运算单元的VerilogHDL程式。
其中in为输入端口，out为输出端口。
2.存储、检查及编译。
3．创建元件符号。
4.创建波形文件，设定合适的端口信号，仿真元件的波形。
观察波形图可以看出当s端口选择不同功能时，芯片会对A、B数据进行相应的操作。
5.请依照下表改变i[3..0]之值，观察并记录其输出的字型。
五、相关说明：1.BCD对七段显示器解码器的程式主要是以TABLE叙述来完成，我们只要将输出入关系以列表方式列出後，编译器就会自动将其编译化简成逻辑运算闸结构。
2.程式中用"％"符号字元括起来的为注解用文字。
编译器并不会处理。
3.对于一个微电脑记忆体位址分配解码控制以及周边之解码控制电路而言,若一一将每个输入变数所对应的解码输出列表出来的话。
简直是一件不可能的事,此时只有采用"X"don't care方式来表示，才能完成此不可能的任务,请参考图U7-3的程式范例。
上面的例子是表示：ROM的记忆体位址是在0000H—3FFFFH范围，而RAM的位址是在8000H—9FFFH范围。
4.对于一些没有列表出来的输入状态而言，其对应输出该如何解决呢?AHDL有个DEFAULTS叙述可以帮我们解决这个问题。
例如图U7-4的程式中，对于没有成立的输入状态，其对应输出的ascii_code 值都为“00111111”。
图U7-45.使用DEFAULTS…END DEFAULTS叙述时要注意下列几件事情：(1)Logic区段中只能有一个DEFAULTS叙述，而且其位置必须是在BE-GIN关键字后的第一个。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
数字电子技术实验讲义(试用)
数字电子技术实验简要讲义适用专业：电气专业编写人：于云华、何进中国石油大学胜利学院机械与控制工程学院2015.3目录实验一：基本仪器熟悉使用和基本逻辑门电路功能测试 (3)实验二：小规模组合逻辑电路设计 (4)实验三：中规模组合逻辑电路设计 (5)实验四：触发器的功能测试及其应用 (7)实验五：计数器的功能测试及其应用 (8)实验六：计数、译码与显示综合电路的设计 (9)实验一：基本仪器熟悉使用和常用门电路逻辑功能测试(建议实验学时：2学时)一、实验目的：1、熟悉实验仪器与设备，学会识别常用数字集成芯片的引脚分配；2、掌握门电路的逻辑功能测试方法；3、掌握简单组合逻辑电路的设计。
二、实验内容：1、测试常用数字集成逻辑芯片的逻辑功能：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32，74LS86等（预习时查出每个芯片的逻辑功能、内部结构以及管脚分配）。
2、采用两输入端与非门74LS00实现以下逻辑功能：① F=ABC ② F=ABC③ F=A+B ④ F=A B+A B三、实验步骤：（学生根据自己实验情况简要总结步骤和内容）主要包括：1、实验电路设计原理图；如：实现F=A+B的电路原理图：2、实验真值表；3、实验测试结果记录。
如：输入输出A B F300灭四、实验总结：（学生根据自己实验情况，简要总结实验中遇到的问题及其解决办法）注：本实验室提供的数字集成芯片有：74LS00, 74LS02,74LS04,74LS08,74LS20,74LS32,74LS74，74LS90,74LS112，74LS138，74LS153, 74LS161实验二：小规模组合逻辑电路设计(建议实验学时：3学时)一、实验目的：1、学习使用基本门电路设计、实现小规模组合逻辑电路。
2、学会测试、调试小规模组合逻辑电路的输入、输出逻辑关系。
二、实验内容：1、用最少的门电路设计三输入变量的奇偶校验电路：当三个输入端有奇数个1时，输出为高，否则为低。
实验六基于Multisim8的简易数字频率计仿真
闸门
门控
B 放大 整形
S2
1000Tx
1Tx
10Tx 100Tx
÷10
÷10
计数锁存译码 显示系统
÷10
四、实验参考电路
（1）控制时序产生电路
图4.8.5 是由秒脉冲发生器（可由晶体振荡器和 多级分频器组成）和可重触发单稳态74LS123 组成
的控制时序产生电路。秒脉冲发生器产生脉冲宽度 为的定时脉冲，74LS123单稳态电路产生锁存和清 零脉冲。（仿真软件Multisim 8的元件库中，没有 74LS123单稳态电路，可用555定时器组成单稳态 电路）。 5V
4. 闸门电路
闸门电路由与门组成，该电路有两个输入端和一 个输出端，输入端的一端，接门控信号，另一端接 整形后的被测方波信号。闸门是否开通，受门控信 号的控制，当门控信号为高电平“1”时，闸门开启； 而门控信号为低电平“0”时，闸门关闭。显然，只 有在闸门开启的时间内，被测信号才能通过闸门进 入计数器，计数器计数时间就是闸门开启时间。可 见，门控信号的宽度一定时，闸门的输出值正比于 被测信号的频率，通过计数显示系统把闸门的输出 结果显示出来，就可以得到被测信号的频率。
5. 电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来 测量频率比直接测量频率有更高的准确度和分辨率， 且便于测量过程自动化。该测量方法在许多科学技 术领域中都得到普遍使用。图4.8.4是用电子计数器 测量信号周期的原理方框图。
晶振
Tx
时基 分频
1µs
S1 Tc
10µs 1ms 100µs Tx1
①可控制的计数、锁存、译码显示系统； ②石英晶体振荡器及分频系统（可用Multisim 8中
的函数发生器替代）；
数码管显示控制电路
实验六数码管显示控制电路一、实验目的1、设计一个逻辑电路，使数字显示译码器依次显示0123403034；2、掌握74LS00 74LS90芯片的综合应用。
3、熟悉常用中规模计数器的逻辑功能。
4、掌握二进制计数器和十进制计数器的工作原理及使用方法。
5、学会利用计数器进行不规则数列的输出。
6、掌握由真值表作卡诺图并列些函数表达式的方法步骤。
二、实验设备（1）数字电路实验箱（2）数字双踪示波器（3）74LS00，74LS90（4）导线若干三、实验原理首先，我们知道74LS90可以输出8421BCD码和5421BCD码，要使得数字显示所要求的顺序，相对应74LS47的输入可以通过对以上两种码中的一种进行变换得到。
由于实验设备的限制，我们只能实现由5421BCD码到8421BCD码的转换。
接着，我们列出了8421BCD 码，5421BCD码以及要求序列对应的译码器的输入，进行比较：根据题目要求，目标显示如下：四、实验内容实现0123403034计数五：实验方法及结果实验方法：由实验原理中的三个表格，通过卡诺图化简如下：（1）对F8，由图（2）可知只需接地就可以；（2）对F4，有图（1）可知F4=Q3；（3）对F2，卡若图如下：可得,20102F Q Q Q Q ∙=（4）1F1Q =实验结果：综合上述分析，实现该功能的逻辑电路图如下图：★ U4按照0123403034的顺序依次进行计数，实验结果与预期结果完全一致。
七．心得体会这次实验综合性较强，主要考察了我们从实际问题中抽象出逻辑函数的能力。
在逻辑函数化简中，利用无关项来简化结果使得逻辑函数更为简单，电路更易搭建。
本次实验，通过对计数器工作过程的探索，基本上了解了计数器的工作原理，以及74LS90的数字特点，让我更进一步掌握了如何做好数字电路实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。
另外，74LS90器件的连接方法选择也至关重要，必须要进行充分的准备，否则电路不易搭建。
实验五CMOS集成逻辑门的逻辑功能测试报告模板实验六 译码器及其应用
实验五CMOS集成逻辑门的逻辑功能测试一、实验目的1、掌握CMOS集成门电路的逻辑功能和器件的使用规则。
2、学会CMOS集成门电路逻辑功能的测试方法。
二、实验原理本实验将测定与门CC4081，或门CC4071，非门74LS04，与非门CC4011，或非门CC4001的逻辑功能。
各集成块的引脚排列图如下：CC4081四2输入与门CC4071四2输入或门74LS04六反相器（非门）CC4011四2输入与非门CC4001四2输入或非门CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。
CMOS电路的使用规则如下：V DD接电源正极，V SS接电源负极（通常接地⊥），不得接反。
CC4000系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。
所有输入端一律不准悬空，闲置输入端的处理方法：按照逻辑要求，直接接V DD（与非门）或V SS（或非门）。
在工作频率不高的电路中，允许输入端并联使用。
输出端不允许直接与V DD或V SS连接，否则将导致器件损坏。
在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。
焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪器必须良好接地。
三、实验设备与器件数字电路实验箱、CC4011、CC4001、CC4071、CC4081。
四、实验内容测试验证CMOS各门电路的逻辑功能，判断其好坏。
与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，其引脚见附录。
以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记录。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动