《数字逻辑》(白中英)(第六版)习题解答
数字逻辑课后题答案
习题一1.1 把下列不同进制数写成按权xx:⑴ (4517.239)10=4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶ (325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷ (785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴ (1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶ (10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴ (29)10=(1D)16=(11101)2=(35)8⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴ 0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵ 0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶ -10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算：⑴ 0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
数字逻辑课本习题答案
习 题 五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑○1○2 电路中包含反馈回路，通过反馈使电路功能与“时序”○3 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表 1解答根据表1所示状态表可作出对应的状态图如图1所示。
图13.已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能。
图 3 解答○1根据电路图可写出输出函数和激励函数表达式为 xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4○3由状态图可知，该电路为“111…”序列检测器。
5. 分析图5所示同步时序逻辑电路，说明该电路功能。
图5解答○1根据电路图可写出输出函数和激励函数表达式为 )(D ,x y x D y y x Z 21112121212y x y y y y y x ⊕=+=+=○2 根据输出函数、激励函数表达式和D 触发器功能表可作出状态表如表3所示，状态图如图6所示。
表3图6○3由状态图可知，该电路是一个三进制可逆计数器(又称模3可逆计数器)，当x=0时实现加1计数，当x=1时实现减1计数。
6.分析图7所示逻辑电路，说明该电路功能。
《数字逻辑》(白中英)(第六版)习题解答教学提纲
《数字逻辑》(白中英)(第六版)习题解答《数字逻辑》（白中英）（第六版）习题解答第1章开关理论基础1、将下列十进制数化为二进制数和八进制数：十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.011111100 7.37479.43 1001111.0110110 117.332、将下列二进制数转换成十进制数和八进制数：二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153、将下列十进制数转换成8421BCD码：1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014、一个电路有三个输入端A 、B 、C ，当其中有两个输入端为高电平时，输出X 为高电平，试列出真值表，并写出X 的逻辑表达式。
[解]： 先列出真值表，然后写出X 的逻辑表达式C AB C B A BC A X ++=5、求下列函数的值：当A,B,C 为0,1,0时： BC B A +=1 ))((C B A C B A ++++=1 B C A B A )(+=1当A,B,C 为1,1,0时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=1当A,B,C 为1,0,1时： BC B A +=0 ))((C B A C B A ++++=1 B C A B A )(+=06、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。
证明：所以由真值表得证。
7、证明下列等式 （1）B A B A A +=+证明：左边=B A A + =B A B B A ++)(=B A AB B A ++=B A AB AB B A +++ =B A A B B A )()(+++ =B A + =右边（2）BC AB C AB C B A ABC +=++证明：左边= C AB C B A ABC ++ = ABC C AB C B A ABC +++ =)()(C C AB B B AC +++ =AB AC + =右边（3）E CD A E D C CD A C B A A ++=++++)( 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++ =C B A C AB C B A B A +++)( =C B C A B A ++=右边8、用布尔代数简化下列逻辑函数（1）B C CB C B A ABC A F ++++= B C CB C B A ABC A ++++=)( B C CB A ++= C B A ⊕+=（2）C B A D A B A D C AB CD B A F ++++= )D A D C AB ()C B A B A CD B A (++++= D A B A +=（3）C B ABCD D BC ABD D ABC F ++++= C B D BC ABD ABC +++= C B D B ABD ABC +++= )(C D AD AC B +++= )(D A C A B +++= D B C B AB ++=（4）C AB C B BC A AC F +++= C AB C B )BC A AC (⋅⋅+= )C B A )(C B )(BC AC (++++= )C B A )(BC ABC (+++= )BC ABC BC A (++= BC =10、用卡诺图化简下列各式 （1）C AB C B BC A AC F +++=C F =说明：卡诺图中标有0的格子代表C B BC A AC F 1++=，1F 则是标有0之外的其余格子。
数字逻辑 课后习题答案
4. 最简电路是否一定最佳？为什么？
解答
一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据 实际情况进行相应调整。
2. 数字逻辑电路具有哪些主要特点？
解答
数字逻辑电路具有如下主要特点：
● 电路的基本工作信号是二值信号。 ● 电路中的半导体器件一般都工作在开、关状态。 ● 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低
廉、使用方便、通用性好。 ● 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
数字逻辑课后习题答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制491100016153110101651271111111177635100111101111737.493111.11117.7479.4310011001.0110111231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010101211110161751011100921340.100110.593750.4610111147570110113153.将下列十进制数转换成8421BCD码1997=000110011001011165.312=01100101.0011000100103.1416=0011.00010100000101100.9475=0.10010100011101014.列出真值表，写出X的真值表达式A B C X00000010010001111000101111011111X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1)(A⊕B)⊕C=A⊕(B⊕C)A B C(A⊕B)⊕C A⊕(B⊕C)0000000111010110110010011101001100011111所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C00011001000100001111100001011111011111007.证明下列等式（1）A+A B=A+B 证明：左边=A+A B=A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2)ABC+A B C+AB C =AB+AC 证明：左边=ABC+A B C+AB C=ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C )=AB+AC =右边（3）E D C CD A C B A A )(++++=A+CD+E证明：左边=ED C CD A C B A A )(++++=A+CD+A B C +CDE =A+CD+CD E =A+CD+E =右边（4）C B A C B A B A ++=CB C A B A ++证明：左边=CB AC B A B A ++=C B A C AB C B A B A +++)(=C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式(1)F=A+ABC+A C B +CB+C B =A+BC+C B (2)F＝(A+B+C )(A+B+C)=(A+B)+C C =A+B (3)F＝ABC D +ABD+BC D +ABCD+B C =AB+BC+BD (4)F=C AB C B BC A AC +++=BC(5)F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式(1)F(A,B,C)=Σ(1,4,5,6,7)(2)F(A,B,C,D)=Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）CAB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)CB A D A B A DC AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=DA B A +（3）F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111ABCD 00 01 11 1000011110化简得F=DBC D C A BC A C B D C ++++(4)F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=ACAD B A ++11.利用与非门实现下列函数，并画出逻辑图。
(完整版)数字逻辑课后习题答案
习题五5.1 分析图5.35所示的脉冲异步时序电路。
解：各触发器的激励方程和时钟方程为:；；1K J 11==1K ,Q J 232==1K ,Q Q J 3323==；CP CP 1=132Q CP CP == ∴各触发器的状态方程为：（CP 的下降沿触发）；11n 1Q Q =+ （Q 1的下降沿触发）；321n 2Q Q Q =+ （Q 1的下降沿触发）321n 3Q Q Q =+该电路是一能自启动的六进制计数器。
5.2 已知某脉冲异步时序电路的状态表如表5.29所示，试用D 触发器和适当的逻辑门实现该状态表描述的逻辑功能。
解：表5.29所示为最小化状态表。
根据状态分配原则，无“列”相邻（行相邻在脉冲异步时序电路中不适用。
），在“输出” 相邻中，应给AD 、AC 分配相邻代码。
取A 为逻辑0，如下卡诺图所示，状态赋值为：A=00，B=11；C=01；D=10。
于是，二进制状态表如下，根据D 触发器的激励表可画出CP 2、D 2、CP 1、D 1、Z 的卡诺图，得到激励函数和输出函数，以及画出所设计的脉冲异步时序电路。
得激励方程和输出方程：；22x CP =；32212x x Q x D ++=；3221x x Q CP +=；31211x Q x Q D +=。
)Q Q (x Q x Q x Z 2132313+=+=5.3 设计一个脉冲异步时序电路，该电路有三个输入端x 1、x 2和x 3，一个输出端Z 。
仅当输入序列x 1-x 2-x 3出现时，输出Z 产输出脉冲，并且与输入序列的最后一个脉冲重叠。
试作出该电路的原始状态图和状态表。
解：5.4 分析图5.36所示的电平异步时序电路。
解：（一）写出激励函数和输出函数表达式：；1112122y x y y x x Y ++=；1221121y x y x x x Y ++=12y x Z = （二）作状态流程表。
(三) 作时间图。
设输入状态的变化序列为00→01→11→10→00→10→11→01，初始总态为（12x x 12x x ，12y y ）=（00，00）。
《数字逻辑》[白中英][第六版]习题解答
![《数字逻辑》[白中英][第六版]习题解答](https://img.taocdn.com/s3/m/efb9ccf408a1284ac85043a4.png)
《数字逻辑》（白中英）（第六版）习题解答第1章开关理论基础1、将下列十进制数化为二进制数和八进制数：十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.011111100 7.37479.43 1001111.0110110 117.332、将下列二进制数转换成十进制数和八进制数：二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153、将下列十进制数转换成8421BCD码：1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014、一个电路有三个输入端A、B、C，当其中有两个输入端为高电平时，输出X为高电平，试列出真值表，并写出X 的逻辑表达式。
[解]： 先列出真值表，然后写出X 的逻辑表达式A B C X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 0 1 0 1 1 0C AB C B A BC A X ++=5、求下列函数的值：当A,B,C 为0,1,0时： BC B A +=1))((C B A C B A ++++=1 B C A B A )(+=1当A,B,C 为1,1,0时： BC B A +=0))((C B A C B A ++++=1 B C A B A )(+=1当A,B,C 为1,0,1时： BC B A +=0))((C B A C B A ++++=1 B C A B A )(+=06、用真值表证明恒等式 C B A C B A ⊕⊕=⊕⊕ 成立。
数字逻辑第6章习题参考解答
第6章习题参考解答6-3 画出74x27三输入或非门的德摩根等效符号。
解：图形如下6-10 在图X6.9电路中采用74AHCT00替换74LS00，利用表6-2的信息，确定从输入端到输出端的最大时间延迟。
解：该图中从输入到输出需要经过6个NAND2；每个NAND2（74AHCT00）的最大时间延迟为9 ns；所以从输入端到输出端的最大时间延迟为：54 ns。
6-31 BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用反相门电路实现该表达式的逻辑图，假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解：真值表如下A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y20 0 0 0 0 0 1 0 0 0 0 00 0 0 1 0 0 1 0 0 1 0 00 0 1 0 0 0 1 0 1 0 0 00 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 0 1 1 0 0 1 00 1 0 1 0 0 1 1 0 1 1 00 1 1 0 0 0 1 1 1 0 1 00 1 1 1 0 1 1 1 1 1 0 0利用卡诺图进行化简，可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’ Y2=A1’·A2·B2+B1’·A2·B2Y 2采用74x04得到各反相器 采用74x10得到3输入与非 采用74x00得到2输入与非 实现的逻辑图如下：6-32 做出练习题6-31定义的BUT 门的CMOS 门级设计，可以采用各种反相门逻辑的组合（不一定是二级“积之和”），要求使用的晶体管数目最少，写出输出表达式并画出逻辑图。
解：CMOS 反相门的晶体管用量为基本单元输入端数量的2倍；对6-31的函数式进行变换：()()()()'2211'2'211'211'2111B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= ()()()()'1122'1'122'122'1222B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= 利用圈-圈逻辑设计，可以得到下列结构：()()()'''22'111B A B A Y ⋅+⋅= ()()()'''11'222B A B A Y ⋅+⋅=此结构晶体管用量为20只 （原设计中晶体管用量为40只）6-20 采用一片74x138或74x139二进制译码器和NAND 门，实现下列单输出或多数出逻辑函数。