数字逻辑期末试卷(A卷)试题及答案
数字逻辑期末试卷(A卷)试题及答案
华东师范大学期末试卷(A)2009 —2010学年第一学期课程名称：数字逻辑学生姓名：学号:专业年级/班级课程性质：公共必修、公共选修、专业必修、专业选修一、填空题 (20分，每空2分)1. ( 34.5)10 = ( (1) 11 0100.0101 ) 8421BCI= ((2) 100010.1 ) 2 = ( _( 3)22.8 ) 16。
2. Y = A(B +C) +CD 的对偶式为(4)Y' = AC+BC + AD 。
3. 在数字系统中，要实现线与功能可选用(5) OC/OD门；要实现总线结构可选用(6)传输门。
4. 化简F (A,B,C,D) =E m(3, 5, 6, 7, 10) + d (0, 1, 2, 4, 8)可得(7)F=A'+ B' D' 。
5. 已知某左移寄存器，现态为011001 ,若空位补0,则次态为(8)110010 ______ 。
6. 二进制数(一10110) 2的反码和补码分别为(9) 101001 和(10)101010 。
二、选择题(20分，每题2分)1. 在下列逻辑部件中•不属于组合逻辑部件的是 D 。
A. 译码器 B •编码器 C •全加器 D •寄存器2. 逻辑表达式A+BC = __B _______ 。
A . A + CB . (A + B)(A +C) C. A+B+ABC D. B+ C3. 能得出X= 丫的是CA. X+ Z= Y+ ZB.XZ=YZC. X+ Z= Y+ Z且XZ=YZD.以上都不能4. 为将D触发器转换为T触发器，图中所示电路的虚框内应是 A 。
A .同或门B .异或门C .与非5. 设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中是否含有奇数个高电平。
A . A1A2A3B . A1+A2+A3C . A1 ® A2 ®A3 D . A1+ A2A36. 以下说法正确的是_C ___A. TTL门电路和CMO门电路的输入端都可以悬空B. TTL门电路和CMOS］电路的输入端都不可以悬空C. TTL门电路的输入端可以悬空，而CMO门电路的输入端不可以悬空D. TTL门电路的输入端悬空时相当于接高电平，CMO门电路的输入端悬空时相当于接低电平。
数字逻辑电路期末考试试卷及答案
期末考试试题(答案)一、选择题(每小题2分,共20分)1． 八进制(273）8中，它的第三位数2 的位权为___B___。
A ．（128）10B ．（64）10C ．（256)10 D ．（8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____.A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算.A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形，其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6。
与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D C B A F +++= B ． D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
B A F & ∇ F B A &8. 如图所示电路,若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____.A．计数器B．译码器C．加法器D．多路选择器10．下图是共阴极七段LED数码管显示译码器框图,若要显示字符“5”，则译码器输出a～g应为____C______。
A． 0100100 B．1100011 C． 1011011 D．0011011二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
(完整word版)数字逻辑期末考试题
数字逻辑考试题数字逻辑考试题（一)一、填空(共17分，每空1分)1。
(1011。
11）B =（ ） D =（ ）H 2. （16)D =( )8421BCD 码。
3。
三态门的输出有 、 、 三种状态。
6。
ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12。
设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分,每题1分）1。
DE BC A Y +=的反函数为Y =( )。
A 。
E D CB A Y +++⋅= B 。
E DC B A Y +++⋅=C 。
)(ED C B A Y +++⋅= D 。
)(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为( ）。
A 。
10101B 。
0010 0101C 。
100101 D. 101014。
若用1表示高电平，0表示低电平,则是( ）。
A 。
正逻辑B 。
负逻辑C 。
正、负逻辑 D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）.A. AC BC AB Y = B 。
BC AC AB Y ++= C. BC AC AB Y ++= D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ )。
A. 1个B. 2个C 。
3个D. 4个 9。
组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A 。
在结构上只能由各种门电路组成B. 电路中不包含记忆(存储）元件C. 有输入到输出的通路 D 。
有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为( ）.A. 11111101B 。
计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷
院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。
二、填空题（每小题2分，共20分）。
6. 对于T 触发器，当T=______时，触发器处于保持状态。
7. 逻辑函数C B AB F +=的反函数F 为_____________________。
8. 5个变量的逻辑函数全部最大项有_____________________个。
9. 二进制数()20110.101110转换成十进制数是___________________。
10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
数字逻辑电路期末考试试卷及答案
期末考试试题（答案）一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B CA AB F ++=，与它功能相等的函数表达式。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ．C B AB F +=3. 数字系统中，采用可以将减法运算转化为加法运算。
A ． 原码B ．码C ． 补码D ． 码4．对于如图所示波形,其反映的逻辑关系是。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为。
A ． D C B A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现0时，AB；1时，F为高阻态的逻辑功能的是。
Q的9．下列器件中，属于时序部件的是。
A．计数器 B．译码器 C．加法器 D．多路选择器10．下图是共阴极七段数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为。
A． 0100100 B．1100011 C． 1011011 D．0011011二、填空题（每小题2分，共20分）11电路的电源是5，高电平1对应的电压范围是2.4-5。
12个输入端的二进制译码器，共有N2个输出端。
对于每一组输入代码，有1个输出端是有效电平。
13.给36个字符编码，至少需要6位二进制数。
14.存储12位二进制信息需要12个触发器。
15.按逻辑功能分类，触发器可分为、、、等四种类型。
16.对于D触发器，若现态 0，要使次态1=0,则输入0。
17.请写出描述触发器逻辑功能的几种方式特性表、特性方程、状态图、波形图。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华东师范大学期末试卷（A）
2009 —2010 学年第一学期
课程名称：___数字逻辑______
学生姓名：___________________ 学号：___________________
专业：___________________ 年级/班级：__________________
课程性质：公共必修、公共选修、专业必修、专业选修
…………………………………………………………………………………………
一、填空题（20分，每空2分）
1.（34.5）10 = ( （1）11 0100.0101 )8421BCD = ( （2）100010.1 )2 = ( （3）
22.8 )16 。
2.()
=++A C B C A D
Y A B C CD
=++
3.在数字系统中，要实现线与功能可选用___（5）OC/OD 门；要实现总线
结构可选用___（6）传输门。
4.化简F（A,B,C,D）=∑m(3，5，6，7，10)＋d（0，1，2，4，8）可得(7) F
＝A’＋B’D’。
5.已知某左移寄存器，现态为011001，若空位补0，则次态为
(8)110010 。
6.二进制数（－10110）2的反码和补码分别为（9）101001 和（10）
101010 。
二、选择题(20分，每题2分)
1.在下列逻辑部件中．不属于组合逻辑部件的是 D 。
A．译码器B．编码器C．全加器D．寄存器
2.逻辑表达式A+BC ＝ B 。
A．A＋C B．(A＋B)(A＋C) C．A+B+ABC D．B＋C
3.能得出X＝Y的是 C
A．X＋Z＝Y＋Z B.XZ=YZ C. X＋Z＝Y＋Z且XZ=YZ D.以上都不能
4.为将D触发器转换为T触发器，图中所示电路的虚框内应是_ A_。
A．同或门 B．异或门C．与非门 D．或非门
5.设A1、A2、A3为三个信号，则逻辑函数 C 能检测出这三个信号中
是否含有奇数个高电平。
A．A1A2A3 B．A1+A2+A3 C．A1⊕A2⊕A3 D．A1＋A2A3
6.以下说法正确的是 C
A．TTL门电路和CMOS门电路的输入端都可以悬空
B．TTL门电路和CMOS门电路的输入端都不可以悬空
C．TTL门电路的输入端可以悬空，而CMOS门电路的输入端不可以悬空D．TTL门电路的输入端悬空时相当于接高电平，CMOS门电路的输入端悬空时相当于接低电平。
7.除JK触发器外， B 也可实现翻转功能
A．D触发器 B. T触发器 D. SR触发器 C. SR锁存器
8.D．触发器是时序逻辑电路的基本逻辑单元
A ．计数器
B ．门电路
C ．寄存器
D ．触发器
9. 为了能使用数字电路处理模拟信号，须将模拟信号通过 A 转换为相应的数字信号。
A ． A/D 转换器 B. D/A 转换器 C. A/D 或D/A 转换器 D.以上都不行 10.
触发器和时序电路中的时钟脉冲一般是由 A 产生的，它可由555
定时器构成。
A ．多谐振荡器 B. 施密特触发器 C. 单稳态触发器 D. 边沿触发器
三、简答题 （5分）
用卡诺图化简下面逻辑函数，要求为最简与或式。
Y=F(A,B,C)=AB'C'+A'B'+C 答：
∑=m F ( 0，1，3，4，5，7 )
F=B '+C
四、分析题 (30分)
1、 分析下图的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么功能。
（10分）
0 1
答：
2、设触发器的初始状态为Q1＝0，Q2＝0，试画出Q1、Q2端的电压波形（8分）。
答：
3、设下图电路状态S=Q1Q0，起始时状态为Q1Q0=00。
要求：（1）写出电路的输出方程、驱动方程及状态方程（3分）；（2）列出状态转换表（4分）；（3）画出完整的状态转换图（3分）；（4）说明该电路的逻辑功能（2分）。
（共12分）
答：
（1）驱动方程：J0＝XQ1’，K0=1; J1=XQ0, K1=X’.
状态方程：
输出方程：
（2）状态转换表：
X Q1 Q0J0 K0 J1 K1 Q1*Q0*Y
0 0 0 0 1 0 1 0 0 0
0 0 1 0 1 0 1 0 0 0
0 1 0 0 1 0 1 0 0 0
0 1 1 0 1 0 1 0 0 0
1 0 0 1 1 0 0 0 1 0
1 0 1 1 1 1 0 1 0 0
1 1 0 0 1 0 0 1 0 1
1 1 1 0 1 1 0 1 0 1
（3）状态转换图：
（4）电路的逻辑功能：在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。
四、设计题（25分）
1、四位同步二进制计数器74LS161的引脚图和功能表分别如下图所示，Q A 为最高位，请基于74LS161用反馈清零法设计一个模数为7的计数器。
（8分）
1
Y XQ
=
010
*
Q XQ Q''
=
1011
*
Q XQ Q XQ
'
=+
答：
2、设计用三个开关控制一个电灯的逻辑电路。
要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。
试用如下两种中规模组件（逻辑符号及功能表见下表）实现该逻辑电路功能，可辅以适当的门电路。
（17分） （1）用四选一数据选择器74LS153实现； （2）用三－八译码器74LS138实现。
态序表
N Q D Q C Q B Q A
0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1
答：
逻辑抽象2分，列出真值表3分，写出函数表达式2分。
(1)4选1 数据选择器输出的逻辑式可写为：
Y＝A1’A0’D0＋A1’A0D1＋A1A0’D2＋A1A0D3
只要令数据选择器的输入为A1＝A，A0＝B，D0＝D3＝C，D1＝D2＝C’，如图所示，则数据选择器的输出即为要求得到的函数。
（5分）
(2)
Y(A,B,C)=m1+m2+m4+m7=(m1’m2’m4’m7’)’=(Y1’Y2’Y4’Y7’)’。
（5分）
（此文档部分内容来源于网络，如有侵权请告知删除，文档可自行编辑修改内容，
供参考，感谢您的配合和支持）。