基于FPGA的全帧CCD驱动设计
基于FPGA的帧转移面阵CCD驱动电路设计
Ａｂ ｔ ａ ｔ Ａｃ ｏ ｄ ｎ ｓｒ ｃ ： ｃ ｒ ｉ ｇ ｔ ＣＣＤ６ ａ ｋ Ｉ ｕ ｉ ａｅ Ｍ Ｏ ｒ ｄ ｃ ｄ ｂ ２ ｏ ａ ｙ ｔ ｅ ｄ ｉ ｉ ｇ ｃ ｐ ｂ ｌ ｙ ｏ ｏ ７ Ｂ ｃ ｌ ｍ ｎ ｔ ｄＮＩ ｌ ｐ ｏ ｕ ｅ ｙ ｅ ｖ ｃ ｍｐ ｎ ， ｈ ｒ ｎ ａ ａ ｉ ｔ ｆ ｖ ｉ Ｃ ＣＤ ｓａ ａｙ ｅ ． ａ ｏ ｔ ｇ ｓｏ ｗａ ｎ ｌｚ ｄ Ｂｉ ｓｖ ｌ ｅ ｆＣＣＤ ｒ ｅ ｅ ｍ ｉ ｅ ｔ Ｍ １ Ｔ ａ ｄ ＬＭ ３ Ｔ ＣＣＤ ｒｖ ｒ ｗｅ ｅ ａ ｗｅ ｅ ｄ ｔ ｒ ｎ ｄ ｗｉ Ｌ １ ｎ ｈ ７ ７ ； １ ｄ ｉｅｓ ｒ ｄ ｓｇ ｅ ｔ ０ ２ ； ｈ ｒ ｇ ａ ｅ ｉ ｎ ｄ ｗｉ ＤＳ ０ ６ ｔ ｅｐ ｏ ｒ ｍｍ ａ ｌ ｏ ｉ ａ ｅ ｉｅ ｏ ｅ ＥＰ Ｋ３ ＲＩ ４ — ｆ ｍｐ ｎ ｔｒ ｓ ｈ ｂ ｅ ｌ ｇ ｃ ｌ ｖ ｃ ｆ ｈ Ｆ１ ｄ ｔ ０ ０ ２ ０４ ｏ Ｃｏ ａ ｙ Ａｌ ａ ｗａ ｅ ｕ ｅ ｏ ｅｄ ｓｇ ｆ ｓ ｄ ｆ ｒｔ ｅ ｉ ｎ ｏ ｈ ＣＣＤ ｒｖ ｎ ｍｅｏ ｄ ｒ． ｘ ｅ ｉ ｅ ｔ ｓ ｏ ｔ ａ ｅｄ ｓｇ ｆ ｄ ｉ ｉ ｇ ｔ ｒ ｅ Ｅ ｐ ｒ ｎ ｓ ｈ ｗ ｔ ｈ ｅ ｉ ｎ ｏ ｉ ｍ ｈ ｔ ＣＣＤ ｒｖ ｎ ｉ ｕ ｔ ａ ｄ ｉｉｇｃｒ ｉｃ ｎ ｃ ｍｅ ｔ ｅ ｎ ｓｏ ｅ ｍａ ｄ ｆ ｄ ＣＣＤ． Ｋｅ Ｗ ｏ ｄ ： ｄ ｉ ｉ ｇ ｃｒ ｕ ｔ ｂ ａ ｏ ｔ ｇ ： ＣＣＤ ｒ ｅ ； Ｆ ＧＡ ｙ ｒ ｓ ｒ ｎ ｉｃ ｉ： ｉ ｓｖ ｌ ｅ ｖ ａ ｄｉ ｒ ｖ Ｐ
基于FPGA高速线阵CCD的驱动电路设计
ｏ ｆ ｔ ｈ ｅ ｌ ｉ ｎ ｅ ａ ｒ ａ ｒ ｒ ａ ｙ Ｃ Ｃ Ｄ ｗｈ ｏ ｓ ｅ ｏ ｐ ｅ ｒ ａ ｔ ｉ ｎ ｇ ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｉ ｓ １ ０ ＭＨｚ ｉ ｓ ａ ｃ ｈ ｉ ｅ ｖ ｅ ｄ ｂ ｙ ｕ ｔ ｉ ｌ ｉ ｚ ｉ ｎ ｇ Ｆ Ｐ ＧＡ．Ｉ ｎ ｔ ｈ ｅ ｗ ｈ ｏ ｌ ｅ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ，ｏ ｐ ｅ ｒ ａ ｔ ｉ ｎ ｇ ｆ ｒ ｅ ・
ｉ ｍａ ｇ ｉ ｎ ｇ ｑ ｕ ａ ｌ ｉ ｔ ｙ ．Ｂ ａ ｓ ｅ ｄ ｏ ｎ ｔ ｈ ｅ ａ ｎ ａ ｌ ｙ ｓ ｉ ｓ ｏ ｆ ｔ ｈ ｅ ｄ ｉ ｒ ｖ ｉ ｎ ｇ ｓ ｃ ｈ ｅ ｄ ｕ ｌ ｅ ｏ ｆ ｔ ｈ ｅ Ｔ Ｃ Ｄ１ ７ ０ ６ Ｄ ｌ ｉ ｎ ｅ ａ ｒ ａ ｒ ｒ ａ ｙ Ｃ Ｃ Ｄ，ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｏ ｆ ｔ ｈ ｅ ｄ ｉ ｒ ｖ ｉ ｎ ｇ ｃ ｉ ｒ ｃ ｕ ｉ ｔ
Ｙｕ Ｙｉ ｈ ｕ，Ｍｅ ｎ ｇ Ｌｉ ｙ ａ，Ｙｕ ｅ Ｃｈ ｅ ｎｐ ｉ ｎ ｇ
（ Ｋ ｅ ｙ Ｌ ａ ｂ ．ｏ ｎ Ｏ ｐ ｔ ｏ — Ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ Ｔ ｅ ｃ ｈ ｎ ｉ ｑ ｕ ｅ ａ ｎ ｄ Ｓ ｙ ｓ ｔ ｅ ｍｓ ｏ ｆ Ｍｉ ｎ ｉ ｓ ｔ ｒ ｙ ｏ ｆ Ｅ ｄ ｕ ｃ ａ ｔ ｉ ｏ ｎ ，Ｃ ｈ ｏ ｎ ｇ ｑ ｉ ｎ ｇ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ，Ｃ ｈ ｏ ｎ ｇ ｑ ｉ ｎ ｇ ４ ０ ０ ０ ４ ４ ，Ｃ ｈ ｉ ｎ ａ ）
基于FPGA的高速CCD工业相机系统设计
基于FPGA的高速CCD工业相机系统设计沙涛;刘栋铖;汪海洋;孙宁建【摘要】针对CCD传感器IL-P3-B具有高实时性、高分辨率及低噪声的优点,设计了一款基于FPGA的工业检测相机.分析了一种基于FPGA的CCD驱动电路结构,给出了驱动时序的QuartusⅡ仿真及其实测波形图.研究了基于FPGA的图像并行校正算法与处理方法.实验结果表明,以FPGA为核心的驱动电路能够产生符合CCD要求的驱动信号;图像经FPGA校正算法处理后,可以提高图像质量.%An industrial inspection camera was designed,based on the advantages of the CCD sensor IL-P3-B,such as high real time,high resolution and low noise. The structure of driving circuits based on FPGA was analyzed. The waveforms of timing-driven in the Quartus II simulation and the actual measurement were presented. In addition, an algorithm of calibrating image based on FPGA was researched. Experiments indicate that the signals which are generated by driving circuits based on FPGA as the key circuit meet the requirements of CCD, and that the quality of image can be improved after calibration in FPGA.【期刊名称】《电子器件》【年(卷),期】2013(036)001【总页数】5页(P28-32)【关键词】CCD;FPGA;工业检测;校正算法;噪声;Sobel【作者】沙涛;刘栋铖;汪海洋;孙宁建【作者单位】南京理工大学电子工程与光电技术学院,南京210094【正文语种】中文【中图分类】TN609CCD是一种集光电转换、电荷存储、电荷转移为一体的半导体传感器件，具有寿命长、重量轻、体积小、性能稳定、响应速度快、分辨率高、抗电磁干扰性好等优点［1-2］。
基于FPGA的高帧频CCD驱动控制系统的设计
ｌ两个左 右 对称 象 限 ， ， 每个 象 限都 有 独立 的垂 直
和水 平 转 移 的 时 钟 输 入 信 号 Ａ１～Ａ ４和 ｃ １～ｃ 。 ３
图像传感器 ， 其它有效像 素为 １Ｍ（ ２ ｉ ｌ １０４ｐ ｅ ×１ ｘ
２１ ０ １年 １ 月 ７ 日收 到 １
这种结构设计使 Ｃ Ｄ能以 １ ２路两种方式输出 ， Ｃ 或
需产生极少偏置 电压 即可生成 所需全部偏压 ， 这是 目前 十分 安全 的偏 压解决 方案 ， 并选用 了 Ｆ Ｇ Ｐ Ａ作 为核心控 制器件 实验
表 明： 此设 计不仅 简化 了电路 ， 还具 有性能好 、 功耗低 、 体积小的优 点， 实现 了对高帧频 Ｃ Ｄ 图像采集 系统 的驱动控制。 Ｃ 关键词 帧转移 型 Ｃ Ｄ Ｃ 中 图法 分类 号 Ｔ ３ ６ ５ Ｎ ８． ； 驱 动控 制电路 文献标志码 ＦＧ ＰＡ Ａ 高帧频
２ １ ＳｉＴｃ ． ｎｒ． ０ ２ ｃ ｅｈ Ｅ ｇｇ ．
通 信 技 术
基于 Ｆ Ｇ Ｐ Ａ的高帧频 Ｃ Ｄ驱动控制 系统的设计 Ｃ
翟昱 云 梁 志毅
（ 北 工 业 大 学 航 天 学 院 ， 安 ７０ ７ ） 西 西 １０ ２
摘
要
Ｃ Ｄ芯片 的驱动 电路是整个高 帧频图像 采集系统 的核 心部分 ， Ｃ 它关系到 整个 系统的性 能和技术指 标。分析 实现
Ｃ Ｄ 良好 配合 的驱 动 电路是 Ｃ Ｄ应用至 关重 要 的技 Ｃ Ｃ
术 之一 。
Ｆ ５ Ｍ 的结 构如 图 １所示 。其 由４个 主要 区域 Ｔ０ 组成 ： 敏 区 、 光 存储 区、 平 输 出寄存 器 和输 出缓 冲 水
器 。 图 １中上 方三 个 区域是 光敏 区 ， 即光积 分 区 ， 光
基于FPGA的线阵型CCD驱动电路设计
基于FPGA的线阵型CCD驱动电路设计∗程瑶;周娜;王荣秀【摘要】CCD驱动电路的设计是实现CCD各种设计功能的关键性因素,只有对其驱动信号设计的严格把关,才会进一步保证CCD器件后续工作的开展。
分析线阵CCD器件TCD1703C的驱动时序要求,采用QuartusⅡ软件,选用Verilog HDL语言设计了各路驱动时序信号。
将程序设计下载到FPGA器件中,通过逻辑分析仪对输出信号进行了波形监测,验证了线阵CCD的驱动时序设计的可行性。
将产生的驱动时序信号接入CCD器件,不同光照入射的条件下,CCD在驱动信号的驱动下,正常工作并输出了相应的视频信号。
%The design of driving circuits is a crucial factor to realize the various design features.Only with the strict driving signals desiging,the CCD devices can perform the further work. TheTCD1703C driver timing requirements for linear array CCD device were analyzed. And the driving signals were designed by usingQuartusⅡsoftware and Verilog HDL. The program was downloaded to the FPGA device,and the output signals’ waveforms were monitored by the logic analyzer. So the feasibility of the time sequence design of linear array CCD was verified. Finally, connecting the driving signals to the CCD device,the CCD was driven by the driving signals,and the corresponding video signal was output under the different illumination conditions.【期刊名称】《电子器件》【年(卷),期】2017(040)001【总页数】5页(P82-86)【关键词】CCD;驱动电路;FPGA;QuartusⅡ;Verilog HDL【作者】程瑶;周娜;王荣秀【作者单位】重庆理工大学机械工程学院，重庆400050;重庆理工大学机械工程学院，重庆400050;重庆工商大学，重庆400067【正文语种】中文【中图分类】TN386.5CCD图像传感器是利用光电转换原理将图像信号转变为电信号，在各领域都得到了广泛的应用，备受人们的广泛关注［1］。
基于FPGA的线阵CCD驱动时序电路的设计
基于ＦＰＧＡ的线阵ＣＣＤ驱动时序电路的设计作者：袁金凤陈文艺李凯来源：《现代电子技术》2009年第03期摘要：CCD在现代光电子学、精密仪器等方面的作用是不可估量的。
在特殊需要或加特殊功能时，驱动时序往往需要自己设计。
以TOSHIBA公司的线阵CCD器件TCD1500C为例，通过研究CCD的工作特性和时序电路波形图，用FPGA来设计驱动时序，使之达到应用要求。
并通过改变时钟频率或增加光积分周期内的时钟脉冲数，从而改变光积分时间。
关键词：CCD器件；时序电路；驱动；光积分时间中图分类号：TP333.5+3文献标识码：B文章编号：1004-373X(2009)03-160-03Design of the Driving Time Sequence Circuit of Linear CCD Based on FPGAYUAN Jinfeng,CHEN Wenyi,LI Kai(Xi′an Institute of Post &Telecommunications,Xi′an,710061,China)Abstract：CCD is used in modern photoelectronics,precision instrument and manyually,the driving time sequence is designed under special condition or special uses.This paper takes linear CCD device TCD1500C as example,by researching the character of CCD and sequence circuit waveform,designs driver circuit waveform that uses FPGA and enables it to meet the application requirements.By changing the clock frequency or increasing the cycle-integral number of clock pulses,thus changing optical integration time.Keywords：CCD device;time sequence circuit;driver;optical integration time0 引言电荷耦合器件(Charge Coupled Devices,CCD)是一种图像传感器，它在工业、计算机图像处理、军事等方面都得到广泛的应用。
全帧CCD时序驱动电路的设计
电 子 测 试
ＥＬＥｃＴ ＲＯＮＩ Ｃ Ｔ ＥＳＴ
Ｆ ｂＣ
朱庆贤，程耀瑜 ，张向兵
（ 中北大 学 山西省现 代无损检测工程技术研究 中心 ，山西 太原 ０ ０ ５ ） ３０ １
摘要 ：在了解国外先进科学级Ｃ Ｄ Ｃ 相机 的基础 上 ，自主研发一种适合在工业无 损检 测中使用的相机 。做的主
要工作是设 计和 开发了一种面阵ｃ 驱 动电路 ，介绍了全帧型面阵Ｃ ｃＤ ＣＤ光电传感器的成像原理 、芯片结构 、 驱 动时序 的要求。通 过分析各个 引脚的关系 ，把用硬件描述语 言 （ ＤＬ）编写的驱动程序 ，烧到Ｆ ＧＡ ＶＨ Ｐ 芯片 Ｅ ２ ５ ０ Ｃ８ Ｐ Ｃ Ｑ２ ８ 中。仿 真结果及 其用逻辑分析仪 测得的实验结果表 明该方法完 全满足ＣＣ Ｄ芯片的要求 。该方 法能提供多路驱动时序 ，驱动频率高 ，硬件电路 简单 ，编程方 便 ，具有较好的性价比和应用推 广价值。
ｈａｄ ａ ｅｃｒ ｕｉ ｓｍ ｐ ｅ ｐｒ ｒ ａ ｍ ｉ ｏｎ ｎ ｅ ｅ Ａ ｏｏｄ ｃ ｓ—ｅ ｅ ｔｖ ｎｄ ａ ｐ ｉａ ｏ ｖａｕｅ ｒ ｗ ｒ ｉｃ ｔ ｉ ｌ ， ｏｇ ｍ ｎｇｃ ｖｅ ｉ ｎｃ ， ｇ ｏ ｔ ｆ ｃ ｅ ａ ｐ ｌｃ ｔ ｎ ｌ ． ｉ ｉ Ｋ ｅ ｗ ｏ ｄｓ Ｓ ｉｎｔｆ ｙ ｒ ： ｃｅ ｉ ｃ ＣＣ Ｄ ；ｒｖｎｇ ｃｒｕｉ Ｈ Ｄ Ｌ； ｉ ｄ ｉ ｉ ｉｃ ｔＶ ＦＰＧＡ
２ｏ１ ． ０２
Ｔ ｓ ００ Ｓ＆ Ｓｏ ｕｔｏ ｅ ｔＴ ｌ ｌ ｉｎ
， ２以外 ， ｏ Ｖ ｇ是输 出门电压 ， 高， 工作稳定 ，同时又具有体积小 、 重量轻 、 功耗低 、 除了像素驱动脉 冲 Ｈ１ Ｈ
ｓ ｔ ｆ ｈ ｅ ｕｒ ｍ ｅ ｔ ｏ ａｉ ｙｔ ｅｒ ｑ ｉｅ ｎ ｓ ｆ ｓ ＣＣＤ ｈｐ ． ｉ ｍ ｅｈ ｄ ｃ ｎ ｐ ｏ ｉ ｅｍｕ ｔ— ｈ ｎ ｅ—ｄ ｖ ｎ ｔ ｎ ， ｉｈ ｄ ｖ ｒ ｅ ｕ ｎ ｙ ｃ ｉ ｓ Ｔｈ ｓ ｔ ｏ ａ ｒ ｖ ｄ ｌ ｃ ａ ｎ ｌ ｒ ｅ ｍｉ ｇ ｈ ｇ ｒ ｅ ｑ ｅ ｃ ， ｉ ｉ ｉ ｉ ｒ ｆ
基于FPGA的CCD切换系统的设计与实现
基于FPGA的CCD切换系统的设计与实现【摘要】阐述了CCD切换系统的应用背景、工作原理。
介绍了系统的硬件设计以及FPGA的设计，最后总结了CCD切换系统在使用中遇到的问题以及解决方法。
【关键词】CCD切换FPGA LVDS信号对准分系统是光刻机的关键分系统之一，分为掩膜对准、硅片对准两个子系统。
控制模块在整机系统进行掩膜对准、硅片对准或者硅片背面对准时，利用CCD和图像采集卡对掩膜标记、硅片标记和基准标记图像进行采集，并采用模板匹配算法、MVS标定算法等完成对掩膜标记、硅片标记和基准标记的位置测量，并将掩膜标记、硅片标记和硅片背面标记的坐标位置信息提供给上位机，以便上位机根据掩膜对准模型和硅片对准模型求解掩膜和硅片上各个曝光场在工件台坐标系中的位置信息，以实现预定的套刻精度要求。
一般使用CCD的时候，通过Cameralink线将CCD连接到图像采集卡。
但是由于图像采集卡的接口有限，一般为2个接口，而且其价格比较昂贵，在使用一个图像采集卡以及两个以上的CCD的时候，就需要这样一个系统，能够使多个CCD信号通过某种方式传输到图像采集卡。
本文采用CCD切换的方式实现一个p2.1 电路以及接口设计与上位机通信接口采用RS232协议通信。
RS232通信采用MAX232AESE芯片，此芯片适用于EIA/TIA-232E和V28/V24的总线协议，采用5V电源供电，功耗低，通讯速率可达200Kbps，具有两条通路。
SN74LVT245B驱动芯片用于完成FPGA对MAX232芯片的驱动。
RS232的接口采用标准DB9接口。
与CCD以及图像采集卡通信使用标准Cameralink协议以及Cameralink接口，Cameralink接口使用3M公司的SDR-26接插件。
FPGA与Cameralink接口之间使用LVDS信号进行连接。
LVDS是高速、低电压、低功耗和低噪声通用I/O接口标准。
在设计LVDS信号走线的时候需要考虑差分走线、阻抗匹配等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
文章编号:1671-637Ⅹ(2007)0520175204基于FPG A的全帧CCD驱动设计王华伟1,2, 刘 波1, 曹剑中1, 孙 磊1,2, 车 嵘1,2,3(1.中国科学院西安光学精密机械研究所,西安 710068; 2.中国科学院研究生院,北京100039; 3.中国人民解放军西安通信学院,西安 710106)摘 要: 以加拿大Dalsa公司的全帧CC D图像传感器FTF4027M为例,在研究了全帧CC D结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPG A)的驱动脉冲设计方法。
选用FPG A作为硬件设计平台,使用VH D L语言对驱动时序发生器进行了硬件描述,采用Quartus II5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPG A器件EP1C3T144C8进行了适配。
实验结果表明,设计的驱动电路可以满足其全帧CC D的各项驱动要求并且具有设计灵活、硬件调试简单的优点。
关 键 词: 图像传感器; 信号处理; 驱动; CC D; 现场可编程逻辑门阵列; VH D L中图分类号: V271.4; T N7 文献标识码: ADesign on driving circuit based on FPGAtechnology for full frame CCDW ANG Hua2wei1,2, LI U Bo1, C AO Jian2zhong1, S UN Lei1,2, CHE R ong1,2,3(1.Xi’an Institute o f Optics and Precision Mechanism o f C AS,Xi’an710068,China;2.Graduate School o f the Chinese Academy o fSciences,Beijing100039,China;3.Xi’an Communications Institute o f P LA,Xi’an710106,China)Abstract: T aking full frame CC D image sens or FTF4027M produced by Dalsa as exam ple,we studied the principle and driver schedule of full frame CC D device,and put forward a FPG A technology based method for design of the full frame CC D drivers.FPG A was used as the hardware design platform,driving schedule gener2 ator has been described with VH D L.The designed generator has success fully fulfilled system simulation with Quartus II5.0and fitted in EP1C3T144C8made by Altera.Result of experiment showed that the designed generator can meet the demand of the full frame CC D.K ey w ords: image sens or; signal processing; driving; CC D; FPG A; VH D L0 引言1970年,美国贝尔实验室的W.S.Boyle和G.E. Smith提出了CC D(电荷耦合器件)的概念,30多年来,CC D技术得到了较快的发展。
凭借其体积小、重量轻、分辨率高、灵敏度高、可靠性好等优点,目前已广泛应用于影像传感、信号处理及工业检测等领域[122]。
然而,由于不同厂家,甚至是同一厂家的不同型号的CC D芯片所需的驱动电路各不相同,而可收稿日期:2006205208 修回日期:2006207225作者简介:王华伟(1982-),男,河南遂平人,硕士生,主要从事CC D相机开发研究。
靠、稳定的驱动电路是保证CC D正确发挥其功能的先决条件,CC D驱动电路的设计一直是CC D应用系统设计的一个难点,这给使用者带来了很大的麻烦,也严重制约着CC D的广泛应用。
传统的CC D驱动电路设计方法主要有单片机驱动法、IC驱动方法等,这些设计方法存在缺乏灵活性、硬件调试难度大、可移植性差等缺点[325]。
本文采用FPG A(现场可编程逻辑门阵列)设计了全帧CC D图像传感器FTF4027M的驱动,该设计方法简单、灵活、可靠、稳定。
1 FTF4027M结构和工作时序分析1.1 FTF4027M简介第14卷第5期2007年10月 电光与控制E LECTRONICS OPTICS&C ONTRO LV ol.14 №.5Oct.2007CC D 分为线阵CC D 和面阵CC D ,线阵CC D 所需驱动时钟较少,驱动电路设计相对简单,面阵CC D 需要的驱动时钟较多,时序复杂,驱动电路设计难度也相对较大。
面阵CC D 又分为行间转移CC D 、帧转移CC D 、全帧CC D ,三者各有优缺点[2]。
全帧CC D 元件感光范围内没有移位寄存器,因而单位像素上的感光二极管也就可以做得更大,因而也就得到更好的动态范围,噪声表现和分辨率。
FTF4027M 就是一款高分辨率全帧CC D 芯片,其有效像素高达1100万(4008×2672),靶面尺寸36.1m m ×24.0m m ,像元尺寸9μm ×9μm ,水平移位寄存器转移频率可达到25MH z 。
另外,其还具有100%的光学填充因子、高分辨率、宽动态范围、强大的抗晕功能和低噪声性能等优点[6]。
1.2 FTF4027M 结构FTF4027M 的内部结构如图1所示。
图1 FTF 4027M 结构该芯片主要有3部分构成。
第1部分是光敏区,也即光积分区,就是图1中间最大的那一部分。
第2和第3部分分别是位于光敏区上部和下部的两个水平移位输出寄存器,水平移位输出寄存器将光积分生成的电荷水平转移到4个角的输出放大器,输出放大器将光生电荷转化为电压信号放大并转移出CC D 。
光敏区每行有4056个像素,其中有效像素有4008个,有效像素区域的左右两侧各有24个黑像素;每列有2684个像素,其中有效像素2672个,有效像素区域的上下各有6个黑像素。
每个像素均采用四电极结构(A1、A2、A3、A4)。
该款CC D 最大的优点是可以将光敏区分成对称的W 、X 、Y 、Z 4个象限,4个象限的光积分电荷可以分别通过位于4个角的OUT W 、OUTX 、OUTY 、OUTZ 4个输出端同时输出,输出速度是单端输出的4倍,可以应用于对帧频要求较高的场合。
1.3 FTF 4027M 工作时序分析全帧CC D 器件FTF4027M 分辨率高,没有专门的存储区,水平输出可采用多端输出,所以时序较为复杂。
本文仅以其在某款航空相机中的工作方式(从OUT W 单端输出,水平输出频率25MH z )为例来分析其工作时序。
图2～图5[6]是FTF4027M 的工作时序图。
由于本款CC D 属于全帧CC D ,为了得到100%无污染点图像,需要加机械快门,CC D 光积分时快门打开,CC D 进行电荷转移时快门关闭。
图2中的T rig 即为快门控制信号,在某款航空数码相机中由机载计算机提供。
CR 信号为CC D 光敏区电荷复位信号,其作用就是在开始积分前将CC D 光敏区的残留电荷清除。
SSC 是内部协调信号,其作用是控制CC D 垂直转移(光敏区的电荷转移到水平输出寄存器)和水平转移(将光敏区转移到水平输出寄存器中的电荷输出)交替协调进行。
光敏区每个像素采用四相机构,A1～A4为每个像素的四相交叠控制时钟。
水平读出寄存器采用三相结构,C1～C3为其三相控交叠控制时钟。
RG 为输出放大器的复位信号,SG 为像元合并控制信号。
图2 帧时序图3 垂直转移时钟相位关系 CC D 完成一幅图片的拍摄共经历3个阶段。
第一阶段为积分阶段,如图2所示,T rig 置高,机械快门打开,CR 信号保持高电平大约一个行周期以便清除光敏区的残留电荷,CR 变为低电平后光积分开671 电光与控制 第14卷始,A2、A3、A4保持高电平,代表图像信息的光积分电荷在A2、A3、A4电极形成势阱里积累,积分阶段A1保持低电平将相邻的像元隔离。
第二阶段为转移阶段,光积分结束后,T rig 置低,机械快门关闭,电荷转移开始。
转移过程分两个步骤交替进行,第一步为垂直转移(SSC 为高电平),光敏区的光积分电荷在A1,A2,A3,A4的控制下往下转移一行,最下面的一行转移到水平输出寄存器中。
为了保证转移效率,A1、A2、A3、A4定时关系要求严格,如图3所示。
第二步为水平转移输出(SSC 为低电平),如图4所示,光敏区的电荷往下转移一行后,A1保持低电平,隔离每个像素,并将光敏区和水平输出寄存器隔离,水平移位输出寄存器在C1、C2、C3的控制下将由光敏区转移来的电荷通过输出放大器输出,输出顺序为24个哑元、24个黑像素,4008个有效像素,C1、C2、C3、RG 、SG 也具有严格的相位关系,如图5所示。
垂直转移和水平转移在SSC 的协调下交替进行,完成整个光敏区积分电荷的输出。
图4 水平转移时序图5 水平转移时钟相位关系 第三个阶段为空闲阶段,电荷转移结束后就进入空闲阶段,等待下一幅图像拍摄命令,空闲阶段A1、A2、A3、A4均置为低电平,以防止产生暗电流。
2 FTF 4027M 驱动设计CC D 的驱动电路主要包括两部分:时序发生器电路和电压偏置及功率放大电路。
电压及功率放大电路有许多成熟的电路可供参考,设计相对简单,所以本文重点介绍时序发生器的设计。
基于FPG A 的驱动设计方法主要分为两个步骤。
第一步主要是时序逻辑描述和软件仿真,逻辑描述的方法主要有两种:语言描述和原理图描述,本设计采用硬件描述语言VH D L 描述CC D 驱动时序逻辑,利用Altera 公司的Quartus Ⅱ5.0进行编译、综合、时序波形仿真。
第二步是硬件电路的设计,主要是FPG A 外围电路的设计。
2.1 CC D 驱动时序的VH D L 语言描述和软件仿真[7]设计采用自上至下、模块化的设计方法,用VH D L 语言进行硬件描述,选用Altera 公司的低成本FPG A 器件EP1C3T 144C8,开发环境选用Quartus Ⅱ5.0进行逻辑综合、软件仿真和硬件适配。