一种碳化硅外延层质量评估新技术
碳化硅同质外延质量影响因素的分析与综述
第53卷第2期2024年2月人㊀工㊀晶㊀体㊀学㊀报JOURNAL OF SYNTHETIC CRYSTALSVol.53㊀No.2February,2024碳化硅同质外延质量影响因素的分析与综述郭㊀钰1,2,刘春俊1,张新河2,沈鹏远1,张㊀博1,娄艳芳1,彭同华1,杨㊀建1(1.北京天科合达半导体股份有限公司,北京㊀102600;2.深圳市重投天科半导体有限公司,深圳㊀518108)摘要:碳化硅(SiC)外延质量会直接影响器件的性能和使用寿命,在SiC器件应用中起到关键作用㊂SiC外延质量一方面受衬底质量的影响,例如衬底的堆垛层错(SF)会贯穿到外延层中形成条状层错(BSF),螺位错(TSD)会贯穿到外延层中形成坑点或Frank型层错(Frank SF)等㊂另一方面受到外延工艺的影响,如在外延过程中衬底的基平面位错(BPD)受应力等条件作用会滑移形成Σ形基平面位错(Σ-BPD),衬底的TSD或刃位错(TED)会衍生为腐蚀坑(Pits),以及新产生SF和硅滴等㊂因此,获得高质量的SiC外延晶片需要从优选SiC衬底和优化外延工艺两方面入手㊂本文对外延生长过程中晶体缺陷如何转化并影响器件性能进行了系统分析和综述,并基于北京天科合达半导体股份有限公司量产的高质量6英寸SiC衬底,探讨了常见缺陷,如BPD㊁层错㊁硅滴和Pits等的形成机理及其控制技术,并对Σ-BPD的产生机理和消除方法进行研究,最终获得了片内厚度和浓度均匀性良好㊁缺陷密度低的外延产品,完成了650和1200V外延片产品的开发和产业化工作㊂关键词:碳化硅;同质外延;外延生长;缺陷;位错;小坑中图分类号:O78;O484;O47㊀㊀文献标志码:A㊀㊀文章编号:1000-985X(2024)02-0210-08 Analysis and Review of Influencing Factors of SiCHomo-Epitaxial Wafers QualityGUO Yu1,2,LIU Chunjun1,ZHANG Xinhe2,SHEN Pengyuan1,ZHANG Bo1,LOU Yanfang1,PENG Tonghua1,YANG Jian1(1.Beijing TankeBlue Semiconductor Co.,Ltd.,Beijing102600,China;2.Shenzhen MITK Semiconductor Co.,Ltd.,Shenzhen518108,China)Abstract:The performance and lifetime of silicon carbide(SiC)devices are directly affected by the quality of SiC epitaxial films.On the one hand,the quality of SiC epitaxial films is affected by the quality of substrates.For examples,the stacking faults(SF)in substrates penetrate into the epitaxial layer,forming bar-shaped stacking faults(BSF),and the threading screw dislocation(TSD)penetrate into the epitaxial layer to form pits or Frank-type stacking faults(Frank SF).On the other hand, the quality of SiC epitaxial films is also influenced by the epitaxial growing process.For examples,basal plane dislocation (BPD)in the substrate formΣ-basal plane dislocation(Σ-BPD)in the epitaxial layer under thermal stress or other unstable conditions,the TSD and threading edge dislocation(TED)in the substrate may be etched and derived into pits,and SF and silicon droplets may also be produced.Therefore,high quality SiC substrates and optimized epitaxial growing process are both crucial for obtaining high-quality silicon carbide epitaxial wafers.In this article,based on the SiC epitaxial films grown on 6inch SiC substrates batch-produced by TankeBlue Company,the defects reproducing process in substrates during epitaxial growing were analyzed,and the formation mechanism and controlling technology of common defects such as BPD,SF,silicon droplets and pits were overviewed.The generation mechanism ofΣ-BPD and its eliminating methods were also explored. Finally,we obtained the mass-production technologies of SiC epitaxial films with good thickness and concentration uniformity, and low defect density,which are qualified for making650and1200V SiC-based MOSFETs.Key words:SiC;homo-epitaxial;epitaxial growth;defect;dislocation;pit㊀㊀收稿日期:2023-05-29㊀㊀基金项目:北京市科协卓越工程师培养计划㊀㊀作者简介:郭㊀钰(1983 ),女,辽宁省人,博士,教授级高工㊂E-mail:guoyu03201@㊀㊀通信作者:刘春俊,博士,研究员㊂E-mail:liuchunjun@㊀第2期郭㊀钰等:碳化硅同质外延质量影响因素的分析与综述211㊀0㊀引㊀㊀言SiC作为目前被广泛关注的第三代半导体材料,具有高击穿电压㊁高电子迁移率㊁高热导率等特性,由其制备的半导体器件相比传统的硅(Si)基半导体器件拥有体积小㊁开关损耗低㊁功率密度更高等优势㊂随着绿色能源革命对电力电子器件耐高压㊁低功耗需求的日益迫切,以及电动汽车㊁充电桩等新兴应用的蓬勃发展, SiC器件在智能电网㊁电动汽车㊁轨道交通㊁新能源并网㊁开关电源㊁工业电机和白色家电等领域展现出良好的发展前景和巨大的市场潜力㊂与传统硅功率器件制作工艺不同,SiC功率器件不能直接制作在SiC单晶材料上,必须在导通型SiC单晶衬底上使用外延技术生长出高质量的外延材料,然后在外延层上制作各类器件㊂之所以不直接在SiC衬底上制作SiC器件,一方面是由于衬底的杂质含量较高,且电学性能不够好㊂另一方面是掺杂难度大,即使采用离子注入的方式,也需要后续的高温退火,远不如在外延层上的掺杂效果好㊂因此,制造出外延层的掺杂浓度和厚度符合设计要求的SiC器件至关重要㊂常见的SiC外延技术有化学气相沉积(chemical vapor deposition,CVD)㊁液相外延生长(liquid phase epitaxy,LPE)㊁分子束外延生长(molecular beam epitaxy,MBE)等,目前CVD是主流技术,具备较高生长速率㊁能够实现可控掺杂调控等优点㊂CVD外延生长通常使用硅烷和碳氢化合物作为反应气体,氢气作为载气,氯化氢作为辅助气体,或使用三氯氢硅(TCS)作为硅源代替硅烷和氯化氢,在约1600ħ的温度条件下,反应气体分解并在SiC衬底表面外延生长SiC薄膜㊂目前国内外SiC外延技术已经取得较大进展,产业界也已成功实现6英寸(1英寸=2.54cm)SiC外延批量生产㊂国外产业化公司主要有美国Wolfspeed公司㊁II-VI公司,日本的Showa Ddenko公司等,国内有厦门瀚天天成电子科技有限公司㊁东莞天域半导体有限公司㊁河北普兴电子科技股份有限公司㊁三安集成等㊂2022年美国Wolfspeed公司已成功实现8英寸SiC外延产品的量产㊂市场上主流的量产产品主要是650㊁1200㊁1700V金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)器件用6英寸外延产品㊂本研究团队基于十多年在SiC衬底材料制备技术研究和产业推广经验的积累,2022年开始启动SiC外延技术研发,重点针对1200V车规级MOSFET器件用SiC外延材料进行研发和产业化工作㊂本文首先介绍了SiC外延的研究历史,然后结合本团队SiC外延产品相关研发工作综述了SiC外延掺杂浓度控制和缺陷控制方面的研究进展,最后对国产SiC外延的发展进行了总结和展望㊂1㊀研发历史SiC同质外延技术研究需要基于SiC衬底开展,因此研发时间晚于SiC衬底,最早开始于20世纪60年代㊂研究人员主要采用了液相外延法[1-3]和CVD法进行SiC同质外延[4-9]㊂但由于SiC存在200多种晶体结构,外延生长时存在严重的多型夹杂问题,因此早期获得的外延材料质量都很差,这也制约了SiC器件的发展㊂第一个突破性的里程碑是在1987年,Kuroda等[10]和美国Kong等[11]各自相继提出了台阶流外延生长模型,在6H-SiC衬底上进行完美多型体复制,并给出了最优偏离晶向和偏角㊂具体来说,代表SiC晶型的堆垛顺序信息主要在SiC衬底表面台阶的侧向,通过SiC衬底表面偏角度的控制,使得同质外延在衬底表面原子台阶处侧向生长,从而继承衬底的堆垛次序,通过台阶流生长实现晶型的完美复制㊂这项技术同样适用其他晶型,如4H-SiC㊁15R-SiC的同质外延生长㊂4H-SiC同质外延的成功促进了SiC基肖特基二极管的研发,带动了4H-SiC在功率器件应用领域独特的发展㊂第二个标志性里程碑是热壁(温壁)CVD反应室设计,传统冷壁CVD反应腔室[12-13]结构较为简单,但存在一些缺点,如晶片表面法线方向的温度梯度非常大,导致SiC晶片翘曲比较严重[14];另外冷壁CVD加热效率比较低,热辐射损耗严重㊂通过热壁CVD反应室设计,腔室内温度梯度得到显著降低,容易实现良好的温度均匀性,这对于产业化生产至关重要㊂第三个里程碑是氯基快速外延生长技术,传统SiC的CVD生长技术通常使用硅烷和碳氢化合物作为反应气体,氢气作为载气,气相中Si团簇容易形成Si滴,导致外延生长工艺窗口相对较窄,同时也限制了外延生长的速率㊂通过引入氯基化学成分(通常有TCS,或者HCl)可以极大地抑制Si团簇,目前已成功应用于212㊀综合评述人工晶体学报㊀㊀㊀㊀㊀㊀第53卷SiC 快速外延生长中[15]㊂近年来,SiC 外延技术逐渐成熟,产业研究重点关注外延材料掺杂浓度控制和缺陷控制两个方面㊂2㊀SiC 外延层的掺杂浓度控制SiC 是优秀的宽禁带半导体材料,其优点是可以相对容易地在一个宽的范围内控制n 型和p 型掺杂㊂氮(N)或磷(P)用于n 型掺杂,而铝(Al)常用于p 型掺杂㊂硼(B)也曾用作p 型掺杂,但其电离能较大(约350MeV)[16],现在已经不是p 型掺杂的首选㊂Larkin 等[17-19]发现的竞位效应是实现SiC 掺杂控制的关键㊂N 原子替位C 原子位置,而P㊁Al 和B 替位Si 原子位置㊂因此,低C /Si 比有利于提高N 掺杂效率,高C /Si 比不利于N 的掺入;对于Al 和B 则刚好相反㊂目前大部分SiC 器件是基于n 型外延材料制作,氮气也是普遍采用的掺杂气体,N 掺杂与氮气流量㊁生长温度和压力㊁C /Si 比㊁生长速率等参数的依赖关系已有详细的研究[20-22],可以实现N 掺杂浓度大范围的调控(1ˑ1014~2ˑ1019cm -3)㊂对于大尺寸SiC 外延材料,SiC 外延层掺杂浓度的均匀性(δ/mean)是研究及产业界目前关注的另一重点㊂2011年Burk 等采用热壁气相外延(vapour phase epitaxy,VPE)炉制作出了厚度均匀性和浓度均匀性分别低于1.6%和12%的6英寸SiC 外延片[23],2014年Thomas 等在2800W 设备上获得了厚度和浓度均匀性分别低于1.5%和8%㊁良品率97.5%的外延片[24-25]㊂8英寸外延片方面,Mattia 和Danilo 等各自在PE1O8设备上获得厚度和浓度均匀性均低于2%的外延片[26]㊂在水平式外延生长中,气体高速流入生长腔室,中心流速高,两侧接近生长腔室边界的地方流速降低;同时在气体流动的方向上,随着反应气体的消耗,反应气体的浓度降低,这些现象会引起SiC 外延层厚度和浓度的不均匀,进而影响器件的性能㊂解决上述问题的方法是设计适当的反应腔室结构,从进气端到尾气端的反应腔室逐步变窄,使得气体的速度沿着流动方向增加,同时反应气体向衬底的扩散距离减小,抵消气体消耗和边界流速降低带来的影响㊂另外,通过调整SiC 衬底的旋转速度,使用适当比例的氩气和氢气的混合气体作为旋转气体源,调整反应气体中的C /Si 比例,调整中路和旁路的反应气体和掺杂气体的流量,都可以获得更加均匀的载流子浓度和厚度分布[27]㊂图1㊀量产外延片的载流子浓度均匀性(a)和厚度均匀性(b)分布统计Fig.1㊀Uniformity of doping (a)and thickness (b)of epi-wafers 本团队采用水平式外延生长方法,三氯氢硅和乙烯作为反应气源,氮气作为掺杂气体,氢气作为载气,氢气和氩气作为驱动托盘旋转的气源,生长厚度适用于1200V 的SiC 基MOSFET 用SiC 外延层㊂通过调整掺杂氮气在中心和边缘分布比例㊁托盘旋转的速度以及旋转气体中氩气与氢气的比例,优化外延工艺的C /Si 比等生长参数,实现SiC 外延层掺杂浓度及均匀性的有效控制,图1是量产1000片的厚度和浓度均匀性统计数据,C /Si 比在1.0~1.2㊁温度在1600~1650ħ和压力在100mbar 的工艺条件下,统计的外延产品100%达到厚度均匀性小于3%㊁浓度均匀性小于6%㊂3㊀SiC 外延层的缺陷控制研究根据晶体缺陷理论,SiC 外延材料的主要缺陷可归纳为4大类:点缺陷㊁位错(属于线缺陷)㊁层错(属于面缺陷)和表面缺陷(属于体缺陷)㊂3.1㊀点缺陷SiC 外延材料的点缺陷主要有硅空位㊁碳空位㊁硅碳双空位等缺陷[28-30],它们在禁带中产生深能级中心,影响材料的载流子寿命㊂在轻掺杂的SiC 外延层中,点缺陷产生的深能级中心浓度通常在5ˑ1012~2ˑ1013cm -3,与外延生长条件特别是C /Si 比和生长温度相关㊂3.2㊀位㊀错SiC 材料的位错包括螺位错(threading screw dislocation,TSD)㊁刃位错(threading edge dislocation,TED)㊀第2期郭㊀钰等:碳化硅同质外延质量影响因素的分析与综述213㊀和基平面位错(basal plane dislocation,BPD)㊂微管是伯氏矢量较大的螺位错形成的中空管道,可认为是一种超螺位错㊂SiC外延层的位错缺陷基本都和衬底相关,图2是SiC外延层中观察到的典型位错演变图[31-32]㊂大部分微管和螺位错会复制到外延层中,在合适的工艺条件下,部分微管分解为单独的螺位错,形成微管闭合[33],只有一小部分TSD(<2%)转为Frank型层错[34-35]㊂衬底TED基本都会复制到外延层中㊂图2㊀4H-SiC外延层中位错演变图Fig.2㊀Schematic illustration of dislocation evolution process in4H-SiC epitaxial layerBPD位错主要源于衬底中BPD向外延层的贯穿,通常偏4ʎ4H-SiC衬底中大部分BPD位错(>99%)在外延过程中会转化为TED位错,只有少于1%左右的BPD会贯穿到外延层中并达到外延层表面㊂在后续器件制造中,BPD主要影响双极型器件的稳定性,如出现双极型退化现象[36-40]㊂在正向导通电流的作用下, BPD可能会延伸至外延层演变成堆垒层错(SF),造成器件正向导通电压漂移㊂由于刃位错对器件性能的影响要小得多,所以提高SiC外延生长过程中BPD转化为TED的比例,阻止衬底中的BPD向外延层中延伸对提高器件的性能十分重要㊂对于BPD向TED的转化技术已经有比较多的研究报道,例如,外延生长前的KOH刻蚀或氢气刻蚀优化表面[41]㊁外延生长间断[42],或者提高生长速率,结合这些技术,转化率已经提升到99.8%,甚至达到100%[43]㊂此外生长过程中,在应力等条件作用下,BPD很容易在衬底和外延层界面上沿着台阶流法线方向发生滑移,形成界面位错(interfacial dislocations)[44-45],滑移方向取决于BPD的伯氏矢量及应力方向㊂特定条件下,成对BPD同时发生滑移,会形成Σ-BPD㊂在本团队研发过程中也观察到过该缺陷,其典型形貌如图3所示,光致发光检测BPD形貌如图3(a)所示,对外延片进行KOH腐蚀后形貌如图3(b)所示,可以看到一个Σ-BPD包含两条界面位错,其长度可以达到毫米级,在其尾部存在两个BPD㊂Σ-BPD形成机理示意图如图3(c)所示[46-47],其起源于衬底的BPD对,其伯氏矢量方向刚好相反,滑移过程中形成两条界面位错和2个半环位错(half-loop arrays,HLAs)㊂半环位错的长度不一,决定于其驱动力大小,影响滑移的驱动力主要是温场的不均匀性㊂图3㊀Σ-BPD的形貌图(a)㊁氢氧化钾腐蚀坑图(b)和形成机理示意图(c)Fig.3㊀Morphology(a),etched image by KOH(b)and schematic illustration of formation mechanism(c)ofΣ-BPD针对外延BPD,本文在快速外延生长的基础上优化外延层缓冲层工艺窗口,目前可以实现BPD密度小于0.1cm-3的外延层批量制备,如图4所示㊂3.3㊀层错缺陷SiC外延层中的层错包括两大类:一类来源于衬底的层错和位错缺陷,衬底的层错会导致外延层形成214㊀综合评述人工晶体学报㊀㊀㊀㊀㊀㊀第53卷图4㊀外延片的BPD 分布(a)及其统计(b)Fig.4㊀Distribution of BPD (a)and its statistics (b)of epi-wafers Bar-shaped SFs [48-49],衬底的部分TSD 如3.2所述会形成Frank SFs;另一类层错为生长层错(in-grown SFs),是外延生长过程中产生的,与衬底质量没有关系㊂目前,大多数外延层错属于第二类,这些层错中绝大部分为Shockley SFs,是通过在基平面中的滑移产生的[50-51]㊂这些层错缺陷都会对器件性能产生不利影响,例如漏电流的增加㊂降低外延生长速率㊁原位氢气刻蚀优化㊁增加生长温度㊁改善衬底质量都可以有效降低层错数量,本研究团队已经可以提供Shockley SFs 密度小于0.15cm -2的6英寸SiC 衬底㊂3.4㊀表面缺陷SiC 外延层表面缺陷尺度比较大,一般通过光学显微镜可以直接观察到,包括掉落物[52]㊁三角形缺陷[53-54]㊁ 胡萝卜 缺陷[55-56]㊁彗星缺陷[57]㊁硅滴[58]和浅坑[59-60]㊂掉落物主要由反应室的部件上形成的SiC 颗粒脱落形成,通过定期清理或更换反应室部件能够有效控制㊂其他几种表面缺陷的形成机制目前已经有了较多研究,虽然不能形成统一的模型,但是大部分与衬底表面状态(包括划痕/损伤层㊁颗粒沾污㊁凹坑)㊁衬底位错(特别是TSD)等缺陷存在一定的关联性㊂由于台阶流生长模式的放大作用和位错转化的综合效应,导致缺陷形成各种宏观表面形貌特征㊂表面缺陷与器件性能的影响目前也已经有了较多的研究报道,除浅坑缺陷外,其他表面缺陷基本都会对器件的性能产生一定的不利影响,导致器件击穿电压降低或者反向漏流增加[61]㊂浅坑(Pits)是4H-SiC 外延层表面出现在TSD 位错顶端的小凹陷或小坑状的形貌缺陷,其宽度尺度小于10μm㊂TED 在外延层表面引起的小坑尺寸远小于TSD 诱发的小坑尺寸,很难被观察到㊂图5是本团队在外延生长中观察到的典型浅坑AFM 形貌,在台阶流动方向的上游端,小坑缺陷有陡峭的倾斜侧面,在下游端,侧面相对平缓,通过AFM 可以看到Pits 宽度为2μm,深度为4nm,深宽比约为0.002㊂Ohtani㊁Noboru 等则利用TUNA 技术研究了Pits 和Large Pits 的产生机理,认为宽度在几微米㊁深度在14nm 左右的Large pits 是由TSD 产生,而宽度在1μm㊁深度在3~4nm 的Pits 由TED 产生[62-63]㊂近年来,有研究表明:当存在浅坑时,由于几何效应会导致局部电场集中,对于二极管特性基本不存在负面影响㊂Kudou 等[64]研究了Pits 缺陷对SiC 器件的影响,认为Pits 密度不会影响SBD 的漏电流和MOSFET 的TDDB 栅氧可靠性㊂同时指出深宽比较小(小于0.02)的Pits对SBD 和MOSFET 的影响较小㊂图5㊀外延表面宽度和深度分别为2μm 和4nm 的浅坑的AFM 照片Fig.5㊀AFM image of a pit with 2μm width and 4nm depth降低Pits 的主要途径包括:优选TSD 数量较少的优质衬底㊁降低碳硅比和降低外延生长速率㊂目前市场上主要的商业化衬底中TSD 的密度小于1000cm -2㊂本研究团队已经可以提供TSD 密度小于300cm -2的6英寸SiC 衬底㊂通过采用优质衬底,调整外延工艺,可以将Pits 数量从103降低到50以内㊂综合来看,SiC 外延层缺陷一方面取决于衬底结晶质量以及表面加工质量,另一方面受制于外延生长工艺窗口的优化,需要综合考虑各种缺陷的调整方案,例如提高外延生长速率会导致BPD 向TED 转化率的提㊀第2期郭㊀钰等:碳化硅同质外延质量影响因素的分析与综述215㊀高,但会导致层错密度的增加㊂基于本研究团队量产的高质量6英寸SiC衬底,本团队通过大量的实验研究,可以有效控制住SiC外延的各种缺陷,完成650和1200V外延片产品开发和产业化工作㊂图6是典型的650和1200V外延片产品缺陷mapping图,3mmˑ3mm良品率分别为98.9%和97.3%㊂图6㊀650和1200V外延片产品缺陷mapping图Fig.6㊀Mapping diagram of defects in650and1200V epi-wafers4㊀结语与展望SiC外延在产业链中起着承上启下的重要作用,通过不断积累对SiC材料的性能认知和改良,以及器件的不断迭代验证,最终提升外延品质,推动SiC器件的应用㊂本文采用天科合达自有的商业化6英寸衬底,在4H-SiC同质外延过程中,研究了外延层中BPD㊁层错㊁硅滴和Pits缺陷的控制,并对Σ-BPD的产生机理和消除进行研究,最终获得厚度均匀性小于3%㊁浓度均匀性小于6%㊁表面粗糙度小于0.2nm㊁良品率大于96%㊁BPD密度小于0.1cm-2的外延产品㊂目前从本团队的研发进度来看,通过对工艺温度㊁C/Si比和生长速率等参数优化使得浓度和厚度均匀性分别控制在3%和2%以内,BPD的密度可以控制在0.075cm-2以内,但仍需要大量的外延数据进行工艺稳定性验证㊂参考文献[1]㊀BRANDER R W,SUTTON R P.Solution grown SiC p-n junctions[J].Journal of Physics D:Applied Physics,1969,2(3):309-318.[2]㊀IKEDA M,HAYAKAWA T,YAMAGIWA S,et al.Fabrication of6H-SiC light-emitting diodes by a rotation dipping technique:electroluminescence mechanisms[J].Journal of Applied Physics,1979,50(12):8215-8225.[3]㊀ZIEGLER G,LANIG P,THEIS D,et al.Single crystal growth of SiC substrate material for blue light emitting diodes[J].IEEE Transactions onElectron Devices,1983,30(4):277-281.[4]㊀MATSUNAMI H,NISHINO S,ONO H.IVA-8heteroepitaxial growth of cubic silicon carbide on foreign substrates[J].IEEE Transactions onElectron Devices,1981,28(10):1235-1236.[5]㊀JENNINGS V J,SOMMER A,CHANG H C.The epitaxial growth of silicon carbide[J].Journal of the Electrochemical Society,1966,113(7):728.[6]㊀CAMPBELL R B,CHU T L.Epitaxial growth of silicon carbide by the thermal reduction technique[J].Journal of the Electrochemical Society,1966,113(8):825.[7]㊀MUENCH W V,PFAFFENEDER I.Epitaxial deposition of silicon carbide from silicon tetrachloride and hexane[J].Thin Solid Films,1976,31(1/2):39-51.[8]㊀YOSHIDA S,SAKUMA E,OKUMURA H,et al.Heteroepitaxial growth of SiC polytypes[J].Journal of Applied Physics,1987,62(1):303-305.[9]㊀NISHINO S,POWELL J A,WILL H A.Production of large-area single-crystal wafers of cubic SiC for semiconductor devices[J].AppliedPhysics Letters,1983,42(5):460-462.[10]㊀KURODA N,SHIBAHARA K,YOO W,et al.Step-controlled VPE growth of SiC single crystals at low temperatures[C]//Extended Abstracts ofthe1987Conference on Solid State Devices and Materials.August25-27,1987.Nippon Toshi Center,Tokyo,Japan.The Japan Society of Applied Physics,1987:032156.[11]㊀KONG H,KIM H J,EDMOND J A,et al.Growth,doping,device development and characterization of CVD beta-SiC epilayers on Si(100)andalpha-SiC(0001)[J].MRS Proceedings,1987,97:233.216㊀综合评述人工晶体学报㊀㊀㊀㊀㊀㊀第53卷[12]㊀JR A B A,ROWLAND L B.Homoepitaxial vpe growth of SiC active layers[J].Physica Status Solidi(b),1997,202(1):263-279.[13]㊀RUPP R,MAKAROV N Y,BEHNER H,et al.Silicon carbide epitaxy in a vertical CVD reactor:experimental results and numerical processsimulation[J].Physica Status Solidi(b),1997,202(1):281-304.[14]㊀KIMOTO T,ITOH A,MATSUNAMI H.Step-controlled epitaxial growth of high-quality SiC layers[J].Physica Status Solidi(b),1997,202(2):247-262.[15]㊀THOMAS B,BARTSCH W,STEIN R A,et al.Properties and suitability of4H-SiC epitaxial layers grown at different CVD systems for highvoltage applications[J].Materials Science Forum,2004,493(457-460):181-184.[16]㊀LA VIA F,CAMARDA M,CANINO A,et al.Fast growth rate epitaxy by chloride precursors[J].Materials Science Forum,2013,740/741/742:167-172.[17]㊀LARKIN D J,SRIDHARA S G,DEVATY R P,et al.Hydrogen incorporation in boron-doped6H-SiC CVD epilayers produced using site-competition epitaxy[J].Journal of Electronic Materials,1995,24(4):289-294.[18]㊀LARKIN D J,NEUDECK P G,POWELL J A,et al.Site-competition epitaxy for superior silicon carbide electronics[J].Applied PhysicsLetters,1994,65(13):1659-1661.[19]㊀LARKIN D J.SiC dopant incorporation control using site-competition CVD[J].Physica Status Solidi(b),1997,202(1):305-320.[20]㊀WANG R J,BHAT I B,CHOW T P.Epitaxial growth of n-type SiC using phosphine and nitrogen as the precursors[J].Journal of AppliedPhysics,2002,92(12):7587-7592.[21]㊀KIMOTO T,NAKAZAWA S,HASHIMOTO K,et al.Reduction of doping and trap concentrations in4H-SiC epitaxial layers grown by chemicalvapor deposition[J].Applied Physics Letters,2001,79(17):2761-2763.[22]㊀TSUCHIDA H,KAMATA I,JIKIMOTO T,et al.Epitaxial growth of thick4H-SiC layers in a vertical radiant-heating reactor[J].Journal ofCrystal Growth,2002,237/238/239:1206-1212.[23]㊀BURK A A,TSVETKOV D,BARNHARDT D,et al.SiC epitaxial layer growth in a6ˑ150mm warm-wall planetary reactor[J].MaterialsScience Forum,2012,717/718/719/720:75-80.[24]㊀KOJIMA K,SUZUKI T,KURODA S,et al.Epitaxial growth of high-quality4H-SiC carbon-face by low-pressure hot-wall chemical vapordeposition[J].Japanese Journal of Applied Physics,2003,42(Part2,No.6B):L637-L639.[25]㊀THOMAS B,ZHANG J E,MOEGGENBORG K,et al.Progress of SiC epitaxy on150mm substrates[J].Materials Science Forum,2015,821/822/823:161-164.[26]㊀MATTIA M,EGIDIO C,DANILO C,et al.Development of n-type epitaxial growth on200mm4H-SiC wafers for the next generation of powerdevices[J].Microelectronic Engineering,2023,274(1):111976.[27]㊀THOMAS B,ZHANG J E,CHUNG G Y,et al.Homoepitaxial chemical vapor deposition of up to150μm thick4H-SiC epilayers in a10ˑ100mmbatch reactor[J].Materials Science Forum,2016,858:129-132.[28]㊀KENNETH G I.Growth of very uniform silicon carbide epitaxial layers,US6063186A[P].1999-06-24.[29]㊀AYEDH H M,HALLÉN A,SVENSSON B G.Elimination of carbon vacancies in4H-SiC epi-layers by near-surface ion implantation:influenceof the ion species[J].Journal of Applied Physics,2015,118(17):175701.[30]㊀AYEDH H M,KVAMSDAL K E,BOBAL V,et al.Carbon vacancy control in p+-n silicon carbide diodes for high voltage bipolar applications[J].Journal of Physics D:Applied Physics,2021,54(45):455106.[31]㊀MIYAZAWA T,TSUCHIDA H.Point defect reduction and carrier lifetime improvement of Si-and C-face4H-SiC epilayers[J].Journal ofApplied Physics,2013,113(8):083714.[32]㊀RANA T,CHUNG G,SOUKHOJAK A,et al.Interfacial dislocation reduction by optimizing process condition in SiC epitaxy[J].MaterialsScience Forum,2022,63(9):99-103.[33]㊀ZHANG X A,NAGANO M,TSUCHIDA H.Basal plane dislocations in4H-SiC epilayers with different dopings[J].Materials Science Forum,2012,725:27-30.[34]㊀KAMATA I,TSUCHIDA H,JIKIMOTO T,et al.Structural transformation of screw dislocations via thick4H-SiC epitaxial growth[J].JapaneseJournal of Applied Physics,2000,39(12R):6496.[35]㊀DANIELSSONÖ,FORSBERG U,JANZÉN E.Predicted nitrogen doping concentrations in silicon carbide epitaxial layers grown by hot-wallchemical vapor deposition[J].Journal of Crystal Growth,2003,250(3/4):471-478.[36]㊀TSVETKOV V F,ALLEN S T,KONG H S,et al.Recent progress in SiC crystal growth[C]//International Conference on Silicon Carbide andRelated Materials,1995,142:317.[37]㊀LENDENMANN H,DAHLQUIST F,JOHANSSON N,et al.Long term operation of4.5kV PiN and2.5kV JBS diodes[J].Materials ScienceForum,2001,353/354/355/356:727-730.[38]㊀BERGMAN P,LENDENMANN H,NILSSON PÅ,et al.Crystal defects as source of anomalous forward voltage increase of4H-SiC diodes[J].Materials Science Forum,2001,353/354/355/356:299-302.[39]㊀LENDENMANN H,BERGMAN P,DAHLQUIST F,et al.Degradation in SiC bipolar devices:sources and consequences of electrically active㊀第2期郭㊀钰等:碳化硅同质外延质量影响因素的分析与综述217㊀dislocations in SiC[J].Materials Science Forum,2003,433/434/435/436:901-906.[40]㊀MUZYKOV P G,KENNEDY R M,ZHANG Q,et al.Physical phenomena affecting performance and reliability of4H-SiC bipolar junctiontransistors[J].Microelectronics Reliability,2009,49(1):32-37.[41]㊀SKOWRONSKI M,HA S.Degradation of hexagonal silicon-carbide-based bipolar devices[J].Journal of Applied Physics,2006,99(1):011101.[42]㊀YANG L,ZHAO L X,WU H W,et al.Characterization and reduction of defects in4H-SiC substrate and homo-epitaxial wafer[J].MaterialsScience Forum,2020,1004:387-392.[43]㊀STAHLBUSH R E,VANMIL B L,MYERS-WARD R L,et al.Basal plane dislocation reduction in4H-SiC epitaxy by growth interruptions[J].Applied Physics Letters,2009,94(4):041916.[44]㊀CAPAN I,BORJANOVIC'V,PIVAC B.Dislocation-related deep levels in carbon rich p-type polycrystalline silicon[J].Solar Energy Materialsand Solar Cells,2007,91(10):931-937.[45]㊀NA M,BAHNG W,JANG H,et al.Effects of stress on the evolution ofΣ-shaped dislocation arrays in a4H-SiC epitaxial layer[J].Journal ofApplied Physics,2021,129(24):245101.[46]㊀LI Z,ZHANG X A,ZHANG Z H,et al.Microstructure of interfacial basal plane dislocations in4H-SiC epilayers[J].Materials Science Forum,2019,954:77-81.[47]㊀NISHIO J,KUDOU C,TAMURA K,et al.C-face epitaxial growth of4H-SiC on quasi-150-mm diameter wafers with high throughput[J].Materials Science Forum,2014,778/779/780:109-112.[48]㊀AOKI M,KAWANOWA H,FENG G,et al.Characterization of bar-shaped stacking faults in4H-SiC epitaxial layers by high-resolutiontransmission electron microscopy[J].Japanese Journal of Applied Physics,2013,52(6R):061301.[49]㊀CAMARDA M,CANINO A,LA MAGNA A,et al.Structural and electronic characterization of(2,33)bar-shaped stacking fault in4H-SiCepitaxial layers[J].Applied Physics Letters,2011,98(5):051915.[50]㊀SUO H,YAMASHITA T,ETO K,et al.Observation of multilayer Shockley-type stacking fault formation during process of epitaxial growth onhighly nitrogen-doped4H-SiC substrate[J].Japanese Journal of Applied Physics,2019,58(2):021001.[51]㊀ASAFUJI R,HIJIKATA Y.Generation of stacking faults in4H-SiC epilayer induced by oxidation[J].Materials Research Express,2018,5(1):015903.[52]㊀DONG L,SUN G S,YU J,et al.Mapping of micropipes and downfalls on4H-SiC epilayers by Candela optical surface analyzer[C]//2012IEEE11th International Conference on Solid-State and Integrated Circuit Technology.October29-November1,2012,Xi'a n,China.IEEE,2013:1-3.[53]㊀KONSTANTINOV A O,HALLIN C,PÉCZ B,et al.The mechanism for cubic SiC formation on off-oriented substrates[J].Journal of CrystalGrowth,1997,178(4):495-504.[54]㊀OKADA T,KIMOTO T,YAMAI K,et al.Crystallographic defects under device-killing surface faults in a homoepitaxially grown film of SiC[J].Materials Science and Engineering:A,2003,361(1/2):67-74.[55]㊀BENAMARA M,ZHANG X,SKOWRONSKI M,et al.Structure of the carrot defect in4H-SiC epitaxial layers[J].Applied Physics Letters,2005,86(2):021905.[56]㊀OKADA T,KIMOTO T,NODA H,et al.Correspondence between surface morphological faults and crystallographic defects in4H-SiChomoepitaxial film[J].Japanese Journal of Applied Physics,2002,41:6320-6326.[57]㊀TSUCHIDA H,KAMATA I,NAGANO M.Investigation of defect formation in4H-SiC epitaxial growth by X-ray topography and defect selectiveetching[J].Journal of Crystal Growth,2007,306(2):254-261.[58]㊀孙国胜,杨㊀霏,柏㊀松,等.4H-碳化硅衬底及外延层缺陷术语[S].T/CASA004.1-2018,北京,2018.SUN G S,YANF F,BO S,et al.4H-Silicon carbide substrate and epitaxial layer defect terms[S].T/CASA004.1-2018,Beijing,2018(in Chinese).[59]㊀POWELL J A,LARKIN D J.Process-induced morphological defects in epitaxial CVD silicon carbide[J].Physica Status Solidi(b),1997,202(1):529-548.[60]㊀KIMOTO T,CHEN Z Y,TAMURA S,et al.Surface morphological structures of4H-,6H-and15R-SiC(0001)epitaxial layers grown bychemical vapor deposition[J].Japanese Journal of Applied Physics,2001,40(5R):3315.[61]㊀KIMOTO T,MIYAMOTO N,MATSUNAMI H.Performance limiting surface defects in SiC epitaxial p-n junction diodes[J].IEEE Transactionson Electron Devices,1999,46(3):471-477.[62]㊀OHTANI N,USHIO S,KANEKO T,et al.Tunneling atomic force microscopy studies on surface growth pits due to dislocations in4H-SiCepitaxial layers[J].Journal of Electronic Materials,2012,41(8):2193-2196.[63]㊀孙国胜,杨㊀霏,柏㊀松,等.4H-SiC衬底及外延层缺陷图谱[S].T/CASA004.2-2018,北京,2018.SUN G S,YANF F,BO S,et al.Defect map of4H-SiC substrate and epitaxial layer[S].T/CASA004.2-2018,Beijing,2018(in Chinese).[64]㊀KUDOU C,ASAMIZU H,TAMURA K,et al.Influence of epi-layer growth pits on SiC device characteristics[J].Materials Science Forum,2015,821/822/823:177-180.。
碳化硅外延mbe法
碳化硅外延mbe法碳化硅外延MBE法引言碳化硅外延（Molecular Beam Epitaxy，MBE）是一种用于制备碳化硅（SiC）材料的技术方法。
碳化硅是一种具有优良物理和化学性质的宽禁带半导体材料，被广泛应用于高温、高频和高功率电子器件领域。
本文将重点介绍碳化硅外延MBE法的原理、步骤和应用。
一、碳化硅外延MBE法的原理碳化硅外延MBE法是一种分子束外延技术，其原理基于分子束在晶格表面的沉积和生长。
该方法通过在真空条件下，将分子束蒸发源处的原料加热至高温，使原料分子获得足够的热能，然后经过准直装置形成的分子束瞄准晶格表面。
分子束中的原料分子在晶格表面附着并扩散，最终形成具有高质量结晶的碳化硅薄膜。
二、碳化硅外延MBE法的步骤碳化硅外延MBE法一般包括以下步骤：1. 准备基片：选择适当的基片材料，并进行表面处理，以提高薄膜的生长质量和结晶度。
2. 真空系统：建立真空系统，确保反应室内的气压低于10^-7 torr，以避免气体分子对生长过程的干扰。
3. 加热源：选择合适的加热源，如电阻加热器或电子束加热器，将原料加热至所需温度。
4. 分子束准直装置：使用准直装置对分子束进行准直，以提高分子束的定向性和一致性。
5. 分子束瞄准：将准直后的分子束瞄准到基片表面，并调节功率和角度，以控制薄膜的生长速率和厚度。
6. 生长过程监测：通过反射高能电子衍射（Reflection High Energy Electron Diffraction，RHEED）等技术实时监测薄膜的生长过程，以获得高质量的碳化硅薄膜。
7. 结束生长：在达到所需薄膜厚度后，停止原料的供应，使生长过程结束。
8. 冷却：将生长后的样品缓慢冷却至室温，以避免薄膜的热应力和结构损伤。
三、碳化硅外延MBE法的应用碳化硅外延MBE法在半导体器件领域具有广泛的应用前景，主要表现在以下几个方面：1. 高功率器件：碳化硅具有优异的热稳定性和高击穿场强，可用于制备高功率电子器件，如功率放大器和开关器件。
SIC外延生长法的工艺流程
SIC外延生长法的工艺流程SIC外延生长法的工艺流程序号：1SIC外延生长法是一种重要的半导体材料生长技术，被广泛应用于功率电子、射频器件和光电子器件等领域。
它通过在SIC衬底上连续沉积SiC晶体层，实现了对SiC材料的高质量控制和大面积生长。
在本文中，我们将深入探讨SIC外延生长法的工艺流程，以帮助读者更好地理解和学习该技术。
序号：2SIC外延生长法的基本原理是在惰性气体气氛中，通过化学气相沉积（CVD）的方法，将硅和碳源气体分解成SiC气体，然后在SIC衬底上沉积成SIC晶体层。
在整个工艺过程中，需要控制好气氛、温度和气体流量等参数，以保证SIC晶体层的质量和厚度的一致性。
序号：3具体而言，SIC外延生长法的工艺流程可以分为以下几个关键步骤：a. 衬底准备：选择合适的SIC衬底，并进行表面处理，以去除杂质和缺陷。
通常使用化学气相沉积（CVD）或物理气相沉积（PVD）等方法来制备合适的SIC衬底。
b. 热解预处理：将SIC衬底放置在高温炉中，通过热解预处理，去除表面的氧化物和其它杂质。
这一步骤也有助于提高SIC晶体层的生长质量。
c. 生长条件控制：在热解预处理后，将SIC衬底放置在CVD反应室中。
控制好反应温度、压力和气体流量等参数，以实现SiC晶体层的均匀和连续生长。
通常，选择适当的碳源和硅源气体，如甲烷（CH4）和四氯化硅（SiCl4），作为SIC生长的原料气体。
d. 控制生长时间：根据所需的SIC晶体层厚度和生长速率，控制生长时间。
通过调整反应室中的反应气体流量和温度，可以有效控制SIC晶体层的生长速率。
e. 冷却和退火：在SIC晶体层生长完成后，将SIC衬底从反应室中取出，并进行冷却和退火处理。
这一步骤有助于提高晶体层的结晶质量、降低残余应力，并改善界面的质量。
序号：4总结回顾：SIC外延生长法是一种关键的半导体材料生长技术，其工艺流程包括衬底准备、热解预处理、生长条件控制、控制生长时间以及冷却和退火等关键步骤。
碳化硅异质外延
碳化硅异质外延碳化硅异质外延（SiC-Heteroepitaxy）碳化硅（SiC）异质外延是一种在SiC基片上沉积不同的材料层的过程。
这种外延技术广泛应用于SiC基片上的多层结构的制备，例如电力电子器件和高频功率电子器件等。
碳化硅是一种具有优异物理和化学性质的半导体材料，具有广泛的应用潜力。
它具有高熔点、高电子迁移率、高热导率、良好的耐辐照性和化学稳定性等优点。
因此，碳化硅被广泛用于高温、高频和高功率应用，例如高温功率电子器件、光电子器件和辐射探测器等。
碳化硅异质外延是一种实现具有不同晶格参数和能带结构的材料层之间的无缺陷外延的技术。
这种外延过程必须具备高质量的材料生长、晶格匹配性和界面质量控制等关键技术。
通过在SiC基片上生长其他材料层，可以实现材料特性的调控，从而拓展碳化硅的应用范围。
碳化硅异质外延的关键技术之一是晶格匹配性。
由于不同材料之间的晶格参数差异，要实现无缺陷的外延是非常具有挑战性的。
为了解决这个问题，研究人员采用了多种方法，例如界面缓冲层、应变外延和晶格匹配层等。
这些方法可以减小晶格参数差异，从而实现无缺陷的外延。
碳化硅异质外延的另一项关键技术是材料生长的质量控制。
碳化硅具有特殊的生长特性，例如高生长温度、高气压和特殊的气相反应条件等。
为了实现高质量的材料生长，研究人员需要精确控制这些生长参数。
另外，还需要优化材料的物理和化学性质，例如表面平整度、表面缺陷密度和杂质控制等。
碳化硅异质外延的应用主要集中在电力电子器件和高频功率电子器件上。
以电力电子器件为例，异质外延可以实现不同材料层之间的能带匹配和晶格匹配，从而提高器件性能。
例如，可以在SiC基片上外延生长p型和n型材料层，用于制备SiC MOSFET和SiC Schottky二极管等器件。
这些器件具有低导通电阻、高开关速度和高工作温度等优点，适用于高温和高功率应用。
在高频功率电子器件方面，碳化硅异质外延可以实现高频电子器件的制备。
碳化硅外延cvd法-概述说明以及解释
碳化硅外延cvd法-概述说明以及解释1.引言1.1 概述概述碳化硅外延化学气相沉积法（Chemical Vapor Deposition，CVD）是一种常用的制备高质量碳化硅薄膜的技术。
该方法通过在高温下将气态前驱体降解分解，使其原子重新组合并在基底表面形成固态薄膜。
碳化硅具有优异的热导性、尺寸稳定性和化学稳定性，在高温、高功率及特殊工况下具有广泛的应用前景。
本文将介绍碳化硅外延CVD法的原理、工艺和应用。
首先，将对CVD 法的基本原理进行阐述，包括分解反应机理、气相热化学反应和沉积动力学等方面。
其次，会详细介绍碳化硅外延CVD法在制备晶态碳化硅薄膜方面的应用，包括各种衬底材料的使用、反应温度和气氛的选择，以及前驱体选择等方面的优化。
最后，我们将对碳化硅外延CVD法的优势进行总结，并展望其在未来的发展前景。
通过本文的阐述，读者可以全面了解碳化硅外延CVD法的研究现状和应用前景，以及该技术在能源、光电子、半导体和化学等领域的潜在应用价值。
同时，本文还将提供一些可供参考的研究方向和问题，以促进碳化硅外延CVD法的进一步发展和应用。
1.2文章结构1.2 文章结构本文主要介绍了碳化硅外延CVD法的技术和应用。
具体内容包括以下几个方面：第二部分将详细介绍碳化硅外延技术。
首先会对碳化硅外延的基本概念进行解释，并介绍其在半导体工业中的重要性。
然后会介绍CVD法在碳化硅外延中的应用，包括其原理、工艺流程和实验设备等。
第三部分将对碳化硅外延CVD法的优势进行总结。
这一部分将重点探讨CVD法在碳化硅外延制备中的优点，如高晶体质量、可控性和制备效率等。
最后，第四部分将展望碳化硅外延CVD法在未来的发展前景。
这一部分将分析当前碳化硅外延CVD法存在的挑战和问题，并提出改进和发展思路，以期实现碳化硅外延技术的进一步发展和应用。
通过对碳化硅外延CVD法的全面介绍和分析，本文旨在为读者提供全面了解碳化硅外延CVD法的基础知识，以及认识和认识碳化硅外延技术在半导体工业中的应用前景。
碳化硅外延标准
碳化硅外延标准
碳化硅外延的标准包括以下两方面：
1.粗糙度：碳化硅外延层的粗糙度可以通过扫描电子显微镜和原子
力显微镜等测试手段进行测量。
在制备碳化硅外延层时，需要对其表面的粗糙度进行控制。
例如，在分子束外延制备碳化硅外延层时，其表面的粗糙度应控制在0.5纳米以下。
粗糙度的控制可以通过加热温度、化学原料的注入速率等因素来调控。
通过控制其表面粗糙度，可以有效减少器件中的漏电流，提高器件的电气性能和稳定性。
2.厚度和掺杂浓度均匀性：碳化硅外延材料的厚度和掺杂浓度均匀
性是另一个关键参数。
外延的参数主要取决于器件的设计，例如根据器件的电压档级的不同，外延的参数也不同。
一般低压在600伏，需要的外延的厚度可能就是6个μm左右，中压1200~1700，需要的厚度就是10~15个μm。
高压的话1万伏以上，可能就需要95~100个μm以上。
随着电压能力的增加，外延厚度随之增加，高质量外延片的制备也就非常难，尤其在高压领域，缺陷的控制是非常大的一个挑战。
国家标准《半导体器件功率器件用碳化硅同质外延片缺陷的无损检测识别判据第1部分缺陷分类》编制说明
国家标准《半导体器件功率器件用碳化硅同质外延片缺陷的无损检测识别判据第1部分：缺陷分类》编制说明一、工作简况立项目的和意义碳化硅(SiC)作为典型的宽禁带半导体材料，与硅(Si)相比，具有击穿电场高、导热率高、饱和电子漂移速度高和本征载流子浓度低等优越的物理性能，非常适合在大功率、高温和高频环境下应用，因此广泛应用于新一代功率半导体器件中。
SiC基功率半导体器件相对于硅基器件，具有更快的开关速度、低损耗、高阻断电压和耐高温等性能。
当前: 全球半导体产业正处于深度变革，化合物半导体成为产业发展新的关注点，我国正加紧产业布局，抢占发展的主动权。
SiC外延片是在碳化硅单晶抛光片上经过化学气相沉积反应生长一层导电类型、载流子浓度、厚度和晶格结构都符合要求的碳化硅单晶薄膜，SiC同质外延片中存在的缺陷是衡量Sic外延片质量的重要参数，也直接影响SiC基功率半导体器件的成品率和可靠性，准确识别SiC外延片中的缺陷，对于SiC外延片的制备、使用有重要的意义。
关于SiC外延片中的缺陷分类及其检测方法，在我国目前均无统一的标准，需制定国家标准，规范SiC外延片的缺陷分类及其检测方法，指导SiC外延片的生产和使用，促进国内SiC半导体材料和SiC基功率半导体器件的发展。
1、任务来源《半导体器件功率器件用碳化硅同质外延片缺陷的无损检测识别判据第1部分：缺陷分类》标准制定是2021年第4批国家标准计划项目，计划项目批准文号：国标委发【2021】41号，计划项目代号：-T-469。
归口单位为全国半导体设备和材料标准化技术委员会(TC 203),执行单位为全国半导体设备和材料标准化技术委员会材料分会(TC 203/SC2),承办单位为中国电子科技集团公司第十三研究所，项目周期为18个月。
2、主要工作过程起草阶段2021.1〜2021. 6:成立了编制组，查询、收集和分析相关标准资料。
编制组由半导体材料的设计人员、工艺人员、检验试验管理人员和标准化人员组成；编制组首先对IEC 63068-1 Edi. 0:2019进行翻译和研究，同时对收集的SiC外延材料相关的标准和资料进行分析，在草案的基础上对标准的内容进行进一步的完善，形成《半导体器件功率器件用碳化硅同质外延片缺陷的无损检测识别判据第1部分：缺陷分类》征求意见稿。
碳化硅外延目前达到的技术水平
碳化硅外延目前达到的技术水平碳化硅（SiC）外延是制备高性能碳化硅器件的关键技术之一，其技术水平直接关系到器件的性能和可靠性。
目前，碳化硅外延技术已经达到了相当高的水平，以下是其中的一些重要进展和特点：1. 高质量外延层：通过先进的生长技术和优化的生长条件，研究人员已经成功地制备出了高质量的碳化硅外延层。
这些外延层具有低缺陷密度、高掺杂均匀性和良好的表面形貌，能够显著提高器件的性能和可靠性。
2. 大尺寸外延片：随着碳化硅器件市场的不断扩大，对大尺寸外延片的需求也日益增加。
目前，国内外的研究机构和企业已经成功地制备出了8英寸（200mm）以上的碳化硅外延片，并逐渐向商业化生产迈进。
3. 厚膜外延技术：为了满足电力电子器件和高功率应用的需求，研究人员开发出了厚膜外延技术。
这种技术可以在碳化硅衬底上制备出较厚的外延层，从而提高器件的耐压和电流容量。
同时，厚膜外延技术还可以降低器件的导通电阻和开关损耗，提高其工作频率和效率。
4. 异质外延技术：在碳化硅材料体系中，由于存在同质外延和非同质外延两种生长模式，研究人员开发出了异质外延技术。
这种技术可以在碳化硅衬底上制备出与衬底晶格匹配的外延层，从而降低缺陷密度和应力，提高外延层的完整性和均匀性。
5. 化学气相沉积技术：化学气相沉积技术是制备碳化硅外延层的主要方法之一。
研究人员不断优化生长条件和化学气相沉积技术，以提高外延层的生长速度、均匀性和掺杂浓度等方面。
同时，还探索了新型的化学气相沉积技术和反应机理，以进一步降低缺陷和杂质的影响。
总之，碳化硅外延技术已经取得了显著的进展，为高性能碳化硅器件的制备提供了有力支持。
未来，随着技术的不断进步和应用需求的不断提高，碳化硅外延技术还将继续发展和优化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（ ｎｓｙｏ Ｅ ｕａｉ ｅ ａ ．ｏ ｄ ａｄＧ ｐＳｍｉ ｎｕｔｒ ｔ ａｓ Ｍｉ ｔ ｆ ｄ ｃｔ ｎＫ ｙＬ ｂ ｆ ｅＢ ｎ —ａ ｅ ｃ ｄ ｃ ｅ ｌ ｉｒ ｏ Ｗｉ ｏ ｏ Ｍａ ｒ ｉ
ａ ｄ Ｄ ｖ ｅ ，Ｘ ｄａ ｎｖ ，Ｘ ’ ７ ０ ７ ，Ｃ ｉａ ｎ ｅ ｉ ｓ ｉｉ Ｕ ｉ ｃ ｎ ． ｉ ｎ １０ １ ｈｎ ） ａ
Ａｂ ｔ ａ ｔ Ｃ ｎ ｉｅ ｎ ｈ ｔｍａ ｙ ｃ ａ ａ ｔｒ ａｉ ｎ ｔｃ ｎｑ ｅ ｓ ｄ ｔ ｖ ｌ ａｅ ｔ ｅ ｑ ａｉ ｒ ｐ ｒ ｅ ｆｔ ｅ ｓｒ ｃ ： ｏ ｓｄ ｒ ｇ ｔ ａ ｎ ｈ ｒ ｃｅ ｚ ｔ ｅ ｈ ｉ ｕ ｓ ｕ ｅ ｏ ｅ ａｕ ｔ ｈ ｕ ｔ ｐ ｏ ｅｔ ｓ ｏ ｈ ｉ ｉ ｏ ｌ ｙ ｉ
Ｓｌｏ ａｂｄ ＳＣ ｐｌ ｅ ｓｌｉ ｉ ｏｔ ｏ ｇ ｉ ，ｅｓ ｄ ｍ ｇ ｎ ｅ ｇ ｎｂｅ ｏ ａｒ ｏｔ ｎｌ ｅ ｉｃｎＣ ｒｉ ｉ ｅ（ ｉ）ｅ ｉｙｒ ｅｕｔｎｈｇ ｃｓ ｎ ｍｅ ａｙ ａ ａｅ ｄｂｉ ａｌ ｔ ｃｒ ｕ ｏ—ｎ ａ ｒ ｈ ，ｌ ｔ ａ ｎｕ ｙ ｉ ｔ ｔ ｈ ｎｒｒｄ Ｓｅｕａ ｅ ｅｔ ｎ（Ｒ Ｒ Ｓｅｔ ｓｏｙ Ｒ ｍ ｎ Ｓａ ｅｉ （ Ｓ Ｓｅｔ ｓｏ ｙ — ａ ｅ ，ｔ Ｉｆ ｅ ｐｃｌｒＲ ｆ ｃ ｏ ＩＳ ） ｐ ｃ ｏｃｐ， ａ ａ ｃｔ ｒ ｇ Ｒ ） ｐｃ ｏｃｐ ，Ｘ Ｒ ｙ ｓ ｅ ａ ｌ ｉ ｒ ｔ ｎ ｒ Ｄｆａｔ ｎ（ Ｒ ） ｔ ｏｃ ｃｏｃｐ （ Ｆ ｉｒｃ ｏ Ｘ Ｄ ，Ａｏ Ｆ ｒｅＭｉ ｓｏｙ Ａ Ｍ）ａ ｄＸ— ｙＰ ｏ ｅ ｃ ｏ ｎｒｙＳ ｅｔ ｓｏｙ（ Ｐ ）ａｅ ｆ ｉ ｍ ｒ ｎ ｒ ｈｔ ｌ ｔ ｎｅｅｇ ｐ ｃ ｏｃｐ Ｘ Ｓ ｒ ａ ｏｅｒ ｒ
中图分类号 ：４ ２ ３ ０ ７ 文献标识码 ： Ａ 文章编号 ：０ １ ４０ ２ １ ）６０ ３ － １０ － ０ （０ １ ０ －０ ７０ ２ ７
Ｎｅ ｑ ａ ｉｙ ｅ ａ ｕ ｔｏ ｔ ｃ ｗ ｕ ｌｔ ｖ ｌ ａ ｉｎ ｅ ｈｎｉ ｕｅｆ ｒ ｔ Ｃ ｐｉ ｙ ｒ ｑ ｏ ｈｅ Ｓｉ ｅ ｌ ｅ ａ
间长、 易损伤 、 不能在线检测等 ， 限制 了 ＳＣ外延材料和 器件 的发展． ｉ 用红 外镜面反 射谱 、 拉曼散射谱 、 ｘ 射线衍 射 、 子力 显微镜 和 ｘ射 线光电子能谱等对 ４ －ｉ 原 Ｈ ＳＣ外延层质量进 行 了测试． 测试结果 的分析和 比较表明 ， 外镜 面反射谱不但能提供拉 曼散 射谱 、 红 ｘ射线衍 射、 原子力 显微镜和 Ｘ射线光 电子能谱 等 测试的所有质量参数 ， 而且其解析结果 与其他 几种 技术 的解析结果 一致． 因此 ， 红外镜 面反射谱 可 以作 为一种低成本 、 快捷、 无损 、 可在线 的碳化硅 外延层质量 监测技术 ． 关键词 ：碳化硅 ； 外延层 ； 质量评估 ； 红外镜 面反 射谱
ｕ ｅ ｏ ｓ ｄ ｈ ｕ ｌ ｙ ｔ ｓ ｏ ｈ Ｈ— ｉ ｆ ｒ Ｒｅ ｕ ｔ ｓ ｏ ｈ ｔｔ ｅ Ｉ Ｒ ｐ ｃ ｒ ｍ ａ ｒｖ ｄ ｏ ｎ ｙ ｓ ｄ ｔ ｔ ｙ ｔ ｅ ｑ ａ ｉ ｅ ｔ ｆｔｅ ４ Ｓ Ｃ ｗａｅ ． ｕ ｔ ｓ ｌ ｈ ｗ ｔａ ｈ ＲＳ ｓ ｅ ｔｕ ｃ ｎ ｐ ｏ ｉ ｅ ｎ ｔ ｌ ｓ ｏ ｔ ｅ ｑ ａ ｉ ａ ａ ｔｒ ｆ ｒｄ ｂ Ｓ ｈ ｕ ｌ ｙ ｐ ｒ ｍｅ ｅｓ ｏｆ ｅ ｙ Ｒ ，ＸＲＤ， ＡＦ ａ ｄ ＸＰ ｕ ｌｏ ａ ｒ ｅ ｗｉ ｈ ｏ ｒ ｈ ｎ ｉｅ ｒ ｓ ｈ ｒ ｍ ｔ ｅ Ｍ ｎ Ｓ ｂ ｔａｓ ｇｅ ｔ ｔ ｅ ｃ ｍｐ ｅ ｅ ｓｖ ｅ ｕ ｓｆｏ ｈ ｔｅ ｈ ｍ． Ｉ ｉ ｅ ｎ ｔａｅ ｈ ｔＩ ＲＳ ｃ ｎ ｂ ｓ ｄ ａ ｏ ｏ ｔ ｒ ｐ ｄ ｎ ｎ ｄ ｓ ｕ ｔ ｅ ａ ｄ ｏ — ｎ ｎ ｔｒｎ ｔ ｓｄ ｍｏ ｓｒ ｔｄ ｔ ａ Ｓ ａ ｅ ｕ ｅ ｓ ａ ｌｗ ｃ ｓ， ａ ｉ ， ｏ — ｅ ｔ ｃｉ ｎ ｎ ｌ ｅ ｍｏ ｉ ｉ ｇ ｒ ｖ ｉ ｏ ｔｃ ｎ ｑ ｅ ｆｒ ｔｅ ｑ ａ ｉ ｏ ｔ ｌ ｆｔ ｅ Ｓ Ｃ ｅ ｉ ｙ ｒ ｅ ｈ ｉ ｕ ｏ ｈ ｕ ｔ ｃ ｎ ｒ ｉ ｐ ｌ ｅ ． ｌ ｙ ｏｏ ｈ ａ Ｋｅ ｏ ｄ ： Ｓ Ｃ；ｅ ｉ ｙ ｒ ｑ ａｉ ｖ ｌａ ｉｎ ｎ ｒ ｒ ｄ ｓ ｅ ｕ ａ ｅ ｅ ｔ ｎ ｓ ｅ ｔ ｓ ｏ ｙ ｙ Ｗ ｒ ｓ ｉ ｐ ｌ ｅ ； ｕ ｌ ｙ ｅ ａｕ ｔ ；ｉ ｆ ｅ ｐ ｃ ｌ ｒｒｆ ｃ ｉ ｐ ｃｒ ｃ ｐ ａ ｔ ｏ ａ ｌ ｏ ｏ
一
种 碳 化 硅 外 延层 质 量 评 估 新 技 术
马 格 林 ， 张 玉 明 ， 张 义 门， 马 仲 发
（ 西安 电子科技 大学 宽禁带半导体材料与 器件教 育部 重点实验 室 ， 陕西 西安 ７ ０７ ） １０ １
摘要 ：由于 当前多种技术 同时被用于碳化硅 （ ｉ 外延层 质量表征 ， Ｓ Ｃ） 造成 外延 层和器件研 制成本 高、 时
２１ ０ ｉ年 ｌ ２月 Nhomakorabea西安 电子科技 大学学报 （自然科学版 ）
】 Ⅱ １ ［ ＮＡＩ ｏＦ Ⅺ ＤＩ ＡＮ Ｉ ⅡＶＥＲＳ ＴＹ Ｉ
Ｄｅ ２ ｌ ｃ． ０ｌ
第３ ８卷
第 ６期
Ｖ０ ＿ ８ Ｎｏ ６ ｌ３ ．
ｄ ｉ１ ． ９ ９ ｊｉ ｎ １ ０ — ０ ．０ ０ ．０ ｏ：０ ３ ６ ／ ． ｓ ．０ １ ４ ０ ２ １ ．６ ０ ６ ｓ ２ １