数字式竞赛抢答器
数字式竞赛抢答器课程设计
数字式竞赛抢答器是一种常见的电子竞赛设备，主要应用于电子竞赛和课堂教学等场合，能够快速准确地判断并显示出抢答者的成绩，有利于竞赛和教学的进行。
以下是数字式竞赛抢答器的课程设计方案：
设计目标
本设计旨在设计一款数字式竞赛抢答器，具有简单易操作、显示准确、响应迅速等特点，能够满足电子竞赛和课堂教学的需要。
系统架构
本设计采用基于单片机的数字式竞赛抢答器，系统分为主控板和显示板两部分。
其中，主控板采用AT89C51单片机，实现抢答信号的采集、处理和控制，而显示板则负责显示抢答结果。
抢答流程
抢答流程如下：
（1）竞赛或教学开始后，按下开始键，抢答器进入待机状态。
（2）出题者提问，此时抢答器处于准备状态，等待抢答信号的输入。
（3）参赛者按下抢答器上的抢答键，抢答器采集抢答信号并判断其是否有效。
（4）如果抢答信号有效，则抢答器向显示板发送抢答者的编号和成绩，并在主控板上进行显示。
（5）如果抢答信号无效，则抢答器保持原状态。
功能实现
本设计实现以下功能：
（1）抢答器上配备数字键盘，可供出题者输入问题和答案。
（2）抢答器上配备开始键、暂停键和重置键，可供出题者进行操作控制。
（3）抢答器可以支持多人同时抢答，并能够按照抢答的先后顺序进行排名。
（4）抢答器可以显示抢答者的编号和成绩，同时支持显示多个参赛者的成绩。
总结
本设计实现了数字式竞赛抢答器的基本功能，具有简单易操作、显示准确、响应迅速等特点，能够满足电子竞赛和课堂教学的需要。
未来可以通过增加功能和改进设计来进一步提高其性能和应用范围。
数字抢答器实验报告
数字式抢答器的设计一、设计任务与要求1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是K1、K2、K3、K4、K5、K6、K7、K8。
2．给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
3．抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(30秒)。
当节目主持人启动“开始”键后，要求定时器立即进行倒计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右。
5．参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
6．如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。
二、设计参考数字抢答器的总体框图如图8.34.1所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其它选手抢答。
扩展电路完成定时抢答的功能。
三、设计报告要求1.画出数字抢答器的总体框图及完整的逻辑电路图，并说明其设计原理及工作过程。
2.说明实验中产生的故障现象及解决方法。
3.心得、体会和建议。
四、总体框图显示电路五、实验内容１、各芯片的工作原理及电路图。
(1) 74LS373锁存器74LS373与单刀双掷开关相连作为8位选手的抢答锁存开关，它的4脚、7脚、8脚、13脚、14脚、17脚、18脚、3脚分别连接单刀双掷开关J1---J8。
数字四路抢答器设计方案
数字四路抢答器设计方案介绍数字四路抢答器是一种常用于教育培训、比赛答题等场合的设备，其作用是指示哪个参赛者按下按钮抢答、以及谁率先抢答成功。
本文档将介绍数字四路抢答器的设计方案。
设计背景基于教育和比赛的需要，越来越多的场合需要使用抢答器来提高效率和公正性。
而数字化的抢答器相比于传统的机械式抢答器具有更高的精度和易用性，因此在市场上越来越受欢迎。
数字四路抢答器是一种常见的数字化抢答器，其能够为教师、裁判提供一种简单、准确、实用的抢答解决方案。
设计思路数字四路抢答器主要由以下部分组成：按钮、指示器、控制器。
具体的设计思路如下：按钮数字四路抢答器需要配备四个按钮，分别对应四个参赛者。
当任意一个参赛者按下按钮后，系统会进行响应，并指示哪个参赛者按下了按钮。
指示器数字四路抢答器需要配备一个指示器，用于指示哪个参赛者率先抢答成功。
指示器可以是LED灯、端口提示音等。
控制器数字四路抢答器需要配备一个控制器，用于控制按钮、指示器等功能的运行。
控制器可以使用单片机、传感器等元件来实现。
通过单片机的编程，可以实现响应按键事件、控制指示灯等功能。
设计要点设计数字四路抢答器的过程中，需注意以下关键点：稳定性抢答系统的稳定性是其最基本的设计要求之一。
在使用过程中，系统必须极具稳定性、可靠性，确保不会出现不必要的故障和错误。
在设计过程中，需要对抢答系统进行充分测试和优化，以保证其高效运行。
实用性数字四路抢答器的实用性是设计的另一项重要目标。
系统需要具备直观、简单、易操作等特点，确保教师、裁判能够方便地使用抢答器。
此外，系统还需要具有较高的适应性，可以扩展适应不同场合。
硬件选型在设计数字四路抢答器时，硬件选型将起到决定性作用。
对于不同的应用场合，不同的硬件选型将产生不同的效果。
因此，在进行硬件选型时，需要充分考虑到项目的实际需求和预算等因素。
设计实现数字四路抢答器的设计实现可以采用以下步骤：1.选用合适的硬件元件，如单片机、开发板、LED灯、按键、电源等。
数字式竞赛抢答器设计报告
数字式竞赛抢答器设计报告实验日期：学院：班级：姓名：学号：1、设计任务与要求（1）设计一个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。
选做扩展功能：（5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
2、设计原理定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分构成，主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成各选手的得分显示功能。
定时抢答器的工作过程是：接通电源时，主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯；抢答开始时，主持人将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，这时，抢答器完成以下工作：（1）优先编码器电路立即分辨出抢答者编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器发出短暂声响，提醒主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）当选手将问题回答完毕，主持人操作计分开关，计分电路采用十进制加/减计数器、数码管显示。
本轮抢答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
单元电路设计：（1）抢答电路抢答电路包括抢答按钮、优先编码电路、锁存器、译码显示电路。
抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。
1)抢答按钮电路抢答按钮电路由8个按钮开关及限流电阻所组成，如图2所示。
其供电电源选5V与系统电源一致。
限流电阻的确定，一方面要考虑开关断开时，要保证加到编码器（TTL电路）输入端的高电平大于器件所需的最低高电平（如2V）；另一方面又要考虑开关闭合时，不至于有太大电流以增加电源消耗。
数字式竞赛抢答器VHDL
数字系统设计与硬件描述语言期末考试作业题目：数字式竞赛抢答器设计学院：电子信息工程专业：电子信息工程学号：姓名：一、选题设计描述1.功能介绍此设计用于竞赛的四人抢答，有如下的功能：（1）具有多路抢答功能，台数设计为四；（2）具有抢答器开始后30秒倒计时，30秒后无人抢答显示超时，并报警；（3）能显示超前抢答犯规，并警报；（4）能显示各组得分，大队加分，答错扣分；当系统复位，主持人按下抢答开始按键，处于使能状态，抢答开始，某路抢答键按下时，该路信号将其他路信号锁存，同时抢答铃声响起，直至此路按键松开，显示该路组号。
2.算法简介本设计采用分层设计思想，分为：信号鉴别模块、计时模块、计分模块、BCD译码模块、分频器，还有顶层模块。
信号鉴别模块。
此模块主要实现抢答器的抢答功能，并能够分辨是正常抢答还是提前抢答，选取最先按下的一路信号，锁存其余信号，实现信号选取功能。
在此模块中，用到的信号为抢答信号a、b、c、d;抢答使能信号en；抢答结果信号states；警报时钟信号clk2；复位信号rst；提前抢答信号fangui。
计时模块。
此模块主要实现抢答过程中的计时功能，在抢答开始后进行30秒的倒计时，且在30秒后显示无人抢答报警信号。
其中有抢答时钟信号clk；系统复位信号rst；抢答使能信号en；无人抢答警报信号warn；计时中止信号stop；计时十位个位信号tb，ta。
计分模块。
此模块主要实现给四个抢答器计分的功能，初始条件下，为每个抢答器信号预制5分，当某组抢答且回答正确时加一分，答错减一分，未获答题机会时保持不变。
其中设有时钟信号clk；复位信号rst；抢答使能信号en；抢答结果显示信号states；记分加减信号add（add＝‘1’时为加，add＝‘0’时为减）；四个信号的得分显示信号a_out,b_out,c_out,d_out。
BCD译码模块。
此模块主要实现将抢答结果信号显示在bcd七段译码器上。
六路数字抢答器的设计
摘要随着电子技术的发展，它在各个领域的应用也越来越广泛。
人们对他的认识也逐步加深。
人们也利用了电子技术以与相关的知识解决了一些实际问题。
如：智能抢答器的设计与制作。
抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；主持人按开始按钮示意开始，以上两部分组成主体电路。
通过定时电路实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。
在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经显示器显示出来，同时还要封锁电路以防其他选手再抢答。
当选手问答完成后，主持人将系统恢复至零。
关键词：控制电路; 报警电路; 定时电路目录摘要 (Ⅰ)1绪论.............................................................................. 错误!未指定书签。
1.1设计背景.............................................................................. 错误!未指定书签。
1.2设计任务与要求.................................................................. 错误!未指定书签。
2总体设计方案............................................................... 错误!未指定书签。
3 系统详细设计 (3)3.1抢答器电路 (3)3.2定时电路 (4)3.3报警电路 (5)3.4相关元器件的介绍 (5)4安装与调试 (8)4.1调试 (8)4.2安装 (9)5系统仿真与测试 (11)5.1仿真步骤..................................................................... 错误!未指定书签。
数字抢答器
数字逻辑课程设计报告——数字抢答器学院名称：电子工程学院学生姓名：张三（23）专业名称：电子信息工程班级：电子1003实习时间：2012年12月10日——2012年12月21日数字式抢答器一．数字式抢答器功能概述在举办各种智力竞赛活动中，常常需要确定随是第一个抢答的人。
数字式抢答器利用电子器件可以准确的解决这一问题。
数字式抢答器允许抢答者在规定的时间范围内进行抢答，可以用数字显示抢先者的序号，并配有相应的灯光指示和声报警功能；对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；若规定抢答时间已过，要告示任何输入的抢答信号均无效，除非重新下达抢答命令。
二．任务和要求（1）要求控制四人抢答，允许抢答时间为10秒。
（2）输入抢答信号是在“抢答开始”命令后的规定时间内，显示抢答者的序号，绿灯亮。
在“抢答开始”命令前抢答者，显示违规抢答者的序号；红灯亮。
（3）抢答器具有锁存与显示功能。
即选手抢答后，锁存相应的序号，并在数码管上显示。
选手抢答实行优先锁存，谁先抢答数码管就显示谁的序号，此后抢答者均为无效抢答，不显示其序号。
（4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间。
如果定时时间已到，无人抢答，本次抢答无效，定时显示器上显示无效字符。
三、实验器材：设备名称数量(个) 设备名称数量(个) 74LS75 1 74LS161 174LS48 2 74LS04 174LS32 1 555 174LS08 1 74LS00 274LS148 1 电阻4个100 Ω1个150KΩ1个4.7KΩ数码管 2 发光二极管绿色1个，红色1个电容 4.7uf /0.1uf各1个导线若干钳子 1 面包板 1万用表 1 工具刀 1四、设计思路：抢答器系统主要设计模块有秒脉冲电路模块，一般由多谐振荡器及分频器组成，多谐振荡器可由555定时器及相关的电容、电阻组成。
数字式竞赛抢答器
数字式竞赛抢答器（一）设计背景：意义：抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器存在分立元件使用较多，造成每路的成本偏高，而现代电子技术的发展要求电子电路朝数字化、集成化方向发展，因此设计出数字化全集成电路的多路抢答器是现代电子技术发展的要求。
随着电子技术的发展，可编程逻辑器件（PLD）的出现，使得电子系统的设计者利用EDA（电子设计自动化）软件，就可以独立设计自己的专用集成电路（ASIC）器件。
可编程逻辑器件是一种半导体集成器件的半成品。
在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，对这些基本器件适当地连接，就可以完成某个电路或系统的功能。
8路抢答器控制系统是工厂、学校和电视台等单位举办各种智力竞赛等娱乐活动中经常使用的重要基础设备之一。
目前设计抢答器的方法很多，例如用传统的PCB板设计、用PIC设计或者用单片机设计。
而用VHDL可以更加快速、灵活地设计出符合各种要求的抢答器，优于其他设计方法，使设计过程达到高度自动化。
本文介绍的八路数显抢答器基于VHDL语言、以EDA 技术作为开发手段、采用CPLD（复杂的可编程逻辑器件）作为控制核心设计而成。
与传统设计相比较，不仅简化了接口和控制，也提高了系统的整体性能和工作可靠性，具有电路简单、成本低廉、操作方便、灵敏可靠等优点。
（二）设计思路与系统结构2.1 8路抢答器控制系统的设计思路与功能根据抢答要求，系统所需实现的功能如下：(1)设计制作一个竞赛抢答器，共设8个组别每组控制一个抢答开关，分别为sl，s2，…，s8。
(2)设置主持人控制键Reset，用于控制整个系统清零和抢答有效控制。
(3)主持人发出开始命令，8人开始抢答。
其中一人先按下抢答键，蜂鸣器发出鸣叫，数码显示该人号码，其他人再按键，系统不再响应，直至主持人按键清零，下一次抢答开始。
2.2 系统原理结构框图根据以上设计思路与功能要求，设计系统结构框图，见图1所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一设计任务数字式竞赛抢答器二设计条件本设计基于学校实验室Multisim8.0仿真软件和计算机.三设计要求1、设计制作一个可容纳4组的数字式抢答器，每组设置一个抢答按钮供抢答者使用。
2、根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。
3、设计定时电路，声、光报警或音乐片驱动电路。
4、设计控制逻辑电路，启动、复位电路。
四设计内容1．设计思想根据设计的要求分块设计抢答、锁存、计时、显示、和报警功能。
（1）抢答和锁存电路要求能够对信号进行存储和所定，可用触发器组成。
（2）对于显示部分就直接用编码器、七段数码管驱动译码器和七段数码管组成。
（3）计时电路是按秒进行倒计时,所以计时电路可以减法计数器、秒脉冲生成电路、和显示电路。
由于电路对秒脉冲信号的占空比要求的不高所以可以用555定时器构成多谐振荡电路来实现.（4）报警电路，按题目要求可采用声、光报警，光报警用发光二极管电路实现声报警用蜂鸣器来实现。
各个模块设计好后要把各个模块组合起来进行调试,主要是解决题目中要求的多个锁定问题：（1）抢答后抢答电路的锁定功能。
（2）抢答后计时器的锁定功能。
（3）计时结束后无人抢答时抢答电路的锁定功能。
（4）计时结束后无人抢答时计时器的锁定功能。
2．电路结构与原理图根据设计要求和设计思路画出抢答器的组成框图:图(1)四人智力竞赛抢答器系统框图⑴触发锁存电路分析:图(2)触发锁存电路图(3) 74LS175的管脚图触发锁存电路主要是由集成寄存器74LS175、四输入与非门74LS20和二输入与非门74LS00构成.一个4位的集成寄存器74LS175的管脚图。
其中CLR 是异步清零控制端。
在往寄存器中寄存数据或代码之前，必须先将寄存器清零,否则有可能出错。
1D ～4D 是数据输入端,在CP 脉冲上升沿作用下，1D ～4D 端的数据被并行地存入寄存器。
输出数据可以并行从1Q ～4Q 端引出，也可以并行从1Q ～4Q 端反码引出。
开关J5是裁判开关，开关J1～J4是抢答开关.开关闭合输入高电平,断开输入低电平。
当J5断开时CLR 端输入为低电平对74LS175进行清零，1Q ～4Q 全为高电平，输入CLK 的脉冲为有效脉冲。
当开关J5闭合后选手可以进行抢答，如果J3闭合3D 输入为1相应的3Q 输出为1 ，3Q 输出为0,而1Q 、2Q 、4Q 输出为1，最后CLK 的输入为1,脉冲信号将无效触发器被锁定. ⑵显示电路分析:显示电路由8线—3优先编码器74LS148、与非门、集成七段显示译码器7448和七段共阴数码管组成。
由于74LS148输出的是反码所以74LS148输出的信号首先用反码器反相后再由译码器译码并最终在七段数码管上显示出结果.U2174175N1D 4CLK91Q 2~CLR 12D 53D 124D 13~1Q 3~2Q 63Q 10~3Q 112Q 74Q 15~4Q14图(4) 显示电路由于74LS148的输入端低电平有效，所以74LS175的反相输出端1Q ～4Q 直接与74LS148的输入端D0、D1、D2、D3连接。
74LS48输入信号为BCD 码，输出端为 OA 、OB 、OC 、OD 、OE 、OF 、OG 共7线，另有3条控制线LT 、RBI 、RBO /BI 。
LE 端为测试端。
在BI 端接高电平的条件下，当LT =0时，无论输入端A 、B 、C 、D 为何值，OA ～OG 输出全为高电平，使7段显示器件显示“8”字型，此功能用于测试器件。
RBI 端为灭零输入端。
在LT =1，1BI =条件下，当输入A 、B 、C 、D=0000时，输出OA ～OG 全为低电平，可使共阴LED 显示器熄灭。
但当输入A 、B 、C 、D 不全为零时，仍能正常译码输出，使显示器正常显示。
BI 端为消隐输入端。
该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端OA ～OG 均为低电平，这可使共阴显示器熄灭。
另外，该端还有第二功能——灭零信号输出端，记为RBO 。
当该位输入的A 、B 、C 、D=0000且0RBI =时，此时RBO 输出低电平；若该位输入的A 、B 、C 、D 不等于零，则RBO 输出高电平。
若将RBO 与RBI 配合使用，很容易实现多位数码显示时的灭零控制。
例如对整数部分，将最高位的RBI接地，这样当最高位为零时“灭零”，同时该位RBO输出低电平，使下一位的RBI为低电平，故也具有“灭零”功能；而对于小数部分, 应将最低位的RBI接地，个位的RBI端悬空或接高电平，低位的RBO接至高位的RBI。
74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。
此处要是保持数码管不黑屏就将BI/RB0，RBI置1就可以了，LT是检查数码管的好坏的，如果不需要的话直接接高电平。
其他端口按照OA、OB、OC、OD、OE、OF、OG的对应关系连接好以保证显示正确，确保接地成功。
⑶可预置到计时计时电路分析:图(5) 可预置到计时计时电路倒计时电路主要由集成计数器74LS192，秒脉冲电路和显示电路组成。
该部分的显示电路和抢答显示电路基本相同这里就不在赘述下面主要分析一下计数部分和脉冲部分.首先对74LS192的功能做一下说明:①异步置数功能，LOAD为异步置数控制端，低电平有效。
当CLR=0、LOAD=0时，D3、D2、D1、被置数，不受CP脉冲的控制。
②加减法计数，当CLR=0和LOAD=1，而减数计数输入端CPd为高电平，计数脉冲从加法计数端CPu输入时进行加法计数，③当CPd 和CPu的条件互换时则进行减法计数。
④保持，当CLR=0 LOAD=1，且CPd=CPu=1时计数器处于保持状态。
当开关J5断开时CLR=O、LOAD=0 此时计数器处于置数状态,裁判员可以根据题目的难易程度通过修改74LS192四个输入来调整计时的时间并在计时数码管上显示设定的时间。
当J5闭合计时器开始倒计时，要是在计时没有完成前有选手按下了抢答器的按键,抢答器被锁定的同时主控电路也会把倒计时电路锁定。
锁定的原理就是把脉冲信号锁定从而使计时电路处于保持状态显示抢答时的时间。
如果计时结束仍然没有选手抢答，74LS192四个输出端输出的信号分别经过非门后再经过一个与非门74LS20,输出O V 翻转为低电平。
O V 是低电平，T 导通，C 放电，放电回路为C —R 2—T —地，CV按指数规律下降，当CV 下降到1/3V CC 时（TH 、T L 端电平小于1/3V CC ），O V 输出翻转为高电平，放电管T 截止，电容再次充电，如此周而复始，产生振荡，经分析可得 输出高电平时间 C )R R (7.0t 21PH += 输出低电平时间 C R 7.0t 2PL =振荡周期 C )R 2R (7.0t t T 21P L P H +=+=⑷报警电路分析:图(7)声音报警电路声音报警电路采用单稳触发器驱动蜂鸣器来实现。
单稳态触发器的工作特点是：只有一个稳定状态，即无信号触发时，电路处于稳定状态；在外来触发脉冲作用下，可从稳定状态翻转到暂稳态，经过一段时间后又自行回到稳定状态。
图(8) 门电路单稳触发器图(8)所示与非门组成的微分型单稳态触发电路。
R d、R的取值足以保证触发器处于G1导通、G2截止的稳定状态，此时，电容C两端没有电压。
当负极性触发脉冲UI加至由Cd、Rd构成的微分电路后，就产生出负的尖脉冲，致使G1门截止，U1为高电平，因C上电压不能突变，所以此时uR也为高电平，G2门饱和，触发器转入到暂稳状态。
即使触发脉冲过去，电路也还保持这一状态暂时不变。
此后，V o1通过C、R回路对C充电，uR的电平随之降低。
一旦uR低于门电路的关门电平，G2门截止U2为高电平，于是，G1导通，U1为低电平。
暂稳状态结束，电容C开始放电，经短暂时间，放电完毕，电路完全恢复到原来的稳定状态。
待下一个触发脉冲来到，再次重复以上过程。
该电路各点电压波形，。
微分电路 R、C决定暂稳态的持续时间。
光报警电路采用发光二极管电路，当开关闭合时对应的二极管就会发光，如果J5还没有闭合其他开关就闭合的话他们的二极管就会发光进行报警裁判就可以知道是那位选手提前按了抢答按键。
当计时器显示到0还没有选手抢答的话显示器显0的同时红色发光二极管就会发光提醒选手和裁判时间已经到了。
图(9)完整仿真电路图3．计算、仿真过程和结果1．对多谐振荡周期的计算：本设计需要的是秒脉冲所以周期应该为一秒设C=10uF 则由 C )R 2R (7.0t t T 21PL PH +=+=计算出需要电阻的大小 2仿真结果符合设计的要求下面分别介绍:VCC5V54VCC图(10)抢答仿真结果(1)该个智力竞赛抢答器,可同时供4名选手或4个参赛队参加比赛,他们的编号分别是1,2,3,4,各用一个抢答按扭,按扭的编号与选手的编号相对应. 抢答器具有数据锁存和显示功能,抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED 数码管上显示出选手的编号,此外还禁止其他选手抢答其他选手再操作时将为无效操作,优先抢答选手的编号显示一直要保持到主持人将系统清零为止.(2)主持人控制开关为J5,用来控制系统的清零(编号显示数码管灯灭)和抢答开始计时器的置数与倒计时开始.当J5断触发锁存电路清0计时电路置数，当J5闭合可以进行抢答计时电路开始倒计时并用显示器显示。
（3）抢答器具有定时抢答的功能,且一次抢答的时间可以由支持人设定(如9S).裁判启动"开始"键后,参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到支持人将系统清零为止.XVCC5VU2054VCC图(11)倒计时结束时无人抢答结果图(4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,如图(11)所示发光二极管将发光报警蜂鸣器也将发出报警警报 ,同时封锁输入电路禁止选手超时后抢答如上图中J3虽然按下但不在显示,时间显示器上显示0。
（5）当每个开关按下的时候相对应的二极管就会发光做为光报警。
如图(10)所示开关J2和J5闭合它们所对应的二极管发光.4．元器件清单数量名称RefDes Package Vendor7 74STD,7404NU1, U2, U3, U12,U13, U17, U11Generic\NO141 74STD,7400NU6 Generic\NO141 74STD,74148NU7 Generic\NO161 74STD,74175NU8 Generic\NO161 74STD,7448NU4 Generic\NO167 RESISTOR,100Ohm_5%R7, R8, R9, R10,R11, R12, R13Generic\RES0.255 SWITCH,DIPSW1J1, J2, J3, J4, J5 Ultiboard\DIPSW1H5 LED,LED_blueLED1, LED2, LED3,LED4, LED5Generic\LED11 74STD,74192NU14 Generic\NO162 74LS,74LS10NU16, U5 Generic\NO142 74STD,7420NU9, U18 Generic\NO141 TIMER,LM555CNU19 Generic\N08E1 3D_VIRTUAL,Led1_RedU20 Generic\LED11 BUZZER,BUZZERU21 Generic\BUZZER5.设计和使用说明本抢答器为四路抢答器J1、J2、J3、J4分别为抢答开关，J5为裁判开关当裁判开关闭合时可以进行抢答,最先按下开关的选手对应的号码将在数码管上显示同时计时电路还记下选手抢答时的时间.计时器的倒计时的时间可有裁判设定最大为9秒.如果9秒之内没有选手抢答此题无效,重新进行下一题的抢答.五、设计心得体会在设计之前，参考了许多相关的资料，从网络上下载了原理图。